[发明专利]集成电路

说明书

技术领域

本发明是有关于一种集成电路，且特别是有关于一种高速信号的集成电路。

背景技术

一般电路板上往往配置多个集成电路(integrated circuit，IC)。这些集成电路可能需要共同耦接至电路板上的同一个高速总线，以接收同一个高速信号。所述高速信号包括移动产业处理器接口(Mobile Industry Processor Interface，MIPI)信号、低压差分信号(low vol tage differential signal，LVDS)或是其他高速信号。

这些传统集成电路各自直接电性耦接至同一个高速总线。然而，因集成电路的引脚(pin)上的电容性、引脚至高速总线之间信号线的阻抗以及高速总线的终端电阻彼此之间的匹配性等因素，会影响高速信号的传送效率及速度。

发明内容

本发明提供一种集成电路，可以尽量缩短集成电路与电路板上的高速总线之间信号线的长度。

本发明的一种集成电路包括第一高速信号输入引脚、第一共同节点、第一高速信号输出引脚以及核心电路。第一高速信号输入引脚配置于该集成电路的封装上。第一共同节点配置于该集成电路中。第一共同节点直接电性耦接至第一高速信号输入引脚。第一高速信号输出引脚配置于该封装上。第一高速信号输出引脚直接电性耦接至第一共同节点。核心电路配置于该集成电路中。核心电路的第一高速信号输入端直接电性耦接至该第一共同节点。

在本发明的一实施例中，上述的集成电路还包括第二高速信号输入引脚、第二共同节点以及第二高速信号输出引脚。第二高速信号输入引脚配置于该封装上。该第一高速信号输入引脚与该第二高速信号输入引脚互为差分对(differential pair)。第二共同节点配置于该集成电路中。第二共同节点直接电性耦接至该第二高速信号输入引脚。第二高速信号输出引脚配置于该封装上。该第二高速信号输出引脚直接电性耦接至该第二共同节点。该第一高速信号输出引脚与该第二高速信号输出引脚互为差分对。其中，该核心电路的第二高速信号输入端直接电性耦接至该第二共同节点。

基于上述，本发明实施例将集成电路与电路板上的高速总线之间的信号线内嵌至集成电路中，因此可以尽量缩短集成电路与电路板上的高速总线之间信号线的长度。

为让本发明的上述特征和优点能更明显易懂，下文特举实施例，并配合附图作详细说明如下。

附图说明

图1是在电路板上多个集成电路共同耦接至同一个高速总线的一种范例连接方式示意图；

图2是在电路板上多个集成电路共同耦接至同一个高速总线的另一种范例连接方式示意图；

图3是本发明实施例说明的一种集成电路的应用情境示意图；

图4是本发明另一实施例说明的一种集成电路的应用情境示意图。

附图标记说明：

100、200、300、400：电路板；

110、210、310：差分总线；

120、130、220、230、320、420、430：集成电路；

140、240、340、440：信号源；

150、160、250、260：信号线；

321：第一高速信号输入引脚；

322：第二高速信号输入引脚；

323：第二高速信号输出引脚；

324：第一高速信号输出引脚；

325、425：阻抗控制电路；

326、426：核心电路；

410：总线；

421：高速信号输入引脚；

424：高速信号输出引脚；

CN：共同节点；

CN1：第一共同节点；

CN2：第二共同节点。

具体实施方式

在本案说明书全文(包括权利要求书)中所使用的“耦接”一词可指任何直接或间接的连接手段。举例而言，若文中描述第一装置耦接于第二装置，则应该被解释成该第一装置可以直接连接于该第二装置，或者该第一装置可以通过其他装置或某种连接手段而间接地连接至该第二装置。另外，凡可能之处，在图式及实施方式中使用相同标号的元件/构件/步骤代表相同或类似部分。不同实施例中使用相同标号或使用相同用语的元件/构件/步骤可以相互参照相关说明。