[发明专利]集成电路

权利要求书

1.一种集成电路，其特征在于，包括：

一第一高速信号输入引脚，配置于该集成电路的一封装上；

一第一共同节点，配置于该集成电路中，该第一共同节点直接电性耦接至该第一高速信号输入引脚；

一第一高速信号输出引脚，配置于该封装上，该第一高速信号输出引脚直接电性耦接至该第一共同节点；以及

一核心电路，配置于该集成电路中，该核心电路的一第一高速信号输入端直接电性耦接至该第一共同节点。

2.根据权利要求1所述的集成电路，其特征在于，该核心电路包括：

一第一输入缓冲器，其输入端耦接至该核心电路的该第一高速信号输入端。

3.根据权利要求1所述的集成电路，其特征在于，该核心电路通过该第一高速信号输入引脚接收一电路板上一总线的一高速信号。

4.根据权利要求1所述的集成电路，其特征在于，该集成电路外部的一信号源通过该第一高速信号输入引脚、该第一共同节点与该第一高速信号输出引脚而将一高速信号传输至其他集成电路。

5.根据权利要求1所述的集成电路，其特征在于，若该第一高速信号输入引脚至该第一共同节点之间的一第一高速信号线被配置在第n层导电层，第n层导电层至第n+1层导电层的距离为H，第n层导电层至第n-1层导电层的距离为H₁，该第一高速信号线的宽度为W，该第一高速信号线的高度为T，而该集成电路的介电常数为ε_r，则该第一高速信号线的特征阻抗Z₀为Z0=80ϵrLn[1.9(2H+T)0.8W+T](1-H4H1).]]>

6.根据权利要求1所述的集成电路，其特征在于，还包括

一第二高速信号输入引脚，配置于该封装上，其中该第一高速信号输入引脚与该第二高速信号输入引脚互为差分对；

一第二共同节点，配置于该集成电路中，该第二共同节点直接电性耦接至该第二高速信号输入引脚；以及

一第二高速信号输出引脚，配置于该封装上，该第二高速信号输出引脚直接电性耦接至该第二共同节点，其中该第一高速信号输出引脚与该第二高速信号输出引脚互为差分对；

其中该核心电路的一第二高速信号输入端直接电性耦接至该第二共同节点。

7.根据权利要求6所述的集成电路，其特征在于，该核心电路包括：

一第一输入缓冲器，其输入端耦接至该核心电路的该第一高速信号输入端；以及

一第二输入缓冲器，其输入端耦接至该核心电路的该第二高速信号输入端。

8.根据权利要求6所述的集成电路，其特征在于，该核心电路通过该第一高速信号输入引脚与该第二高速信号输入引脚接收一电路板上一差分总线的一高速差分信号。

9.根据权利要求6所述的集成电路，其特征在于，该集成电路外部的一信号源通过该第一高速信号输入引脚、该第一共同节点与该第一高速信号输出引脚而将一高速差分信号的一第一端信号传输至其他集成电路，以及该信号源通过该第二高速信号输入引脚、该第二共同节点与该第二高速信号输出引脚而将该高速差分信号的一第二端信号传输至所述其他集成电路。

10.根据权利要求6所述的集成电路，其特征在于，若该第一高速信号输入引脚至该第一共同节点之间的一第一高速信号线与该第二高速信号输入引脚至该第二共同节点之间的一第二高速信号线均被配置在第n层导电层，第n-1层导电层至第n+1层导电层的距离为H₂，该第一高速信号线与该第二高速信号线的特征阻抗为Z₀，而该第一高速信号线与该第二高速信号线的距离为S，则该第一高速信号线与该第二高速信号线的差分特征阻抗Z_diff为Zdiff=2×Z0×(1-0.347×e-2.9×SH2).]]>