[发明专利]静电放电保护电路有效

专利信息
申请号: 201310044884.6 申请日: 2013-02-05
公开(公告)号: CN103247621A 公开(公告)日: 2013-08-14
发明(设计)人: 庄健晖 申请(专利权)人: 联发科技股份有限公司
主分类号: H01L27/02 分类号: H01L27/02
代理公司: 北京万慧达知识产权代理有限公司 11111 代理人: 于淼;杨颖
地址: 中国台湾新竹科*** 国省代码: 中国台湾;71
权利要求书: 查看更多 说明书: 查看更多
摘要:
搜索关键词: 静电 放电 保护 电路
【说明书】:

技术领域

发明是有关于静电放电(electrostatic discharge,ESD)保护电路,特别是有关于一种用于低电压过程的静电放电保护电路。

背景技术

静电放电现象将引起半导体元件的损害以及影响集成电路的正常功能。因此,在设计阶段,提高集成电路的静电放电保护以增加静电放电灵敏度是集成电路设计的必要目标。

近来,由于低电压制造技术的快速发展,越来越多的集成电路操作于低操作电压,例如,标准逻辑电路的操作电压(即1.8V等)。然而,对某些具有特定应用需求的产品,集成电路的某些引脚需操作于较高电压(即3V、3.3V等)。

对于集成电路来说,当较高电压施加于低电压元件时,低电压元件可能会失灵。在此情况下,由于低电压静电放电保护电路不能保护操作于较高电压的引脚,低电压元件的功能将会出错。

发明内容

有鉴于此,本发明提出一种静电放电保护电路。

依据本发明一实施方式,提供一种静电放电保护电路。该静电放电保护电路包括第一NMOS晶体管、第二NMOS晶体管、检测单元以及触发单元。其中,该第一NMOS晶体管,耦接于电源线;该第二NMOS晶体管的漏极耦接于该第一NMOS晶体管以及该第二NMOS晶体管的源极耦接于地;该检测单元,用于当静电放电事件发生于该电源线时提供检测信号;该触发单元,用于按顺序导通该第二NMOS晶体管和该第一NMOS晶体管以响应该检测信号,使得通过该第一NMOS晶体管和该第二NMOS晶体管形成从该电源线到地的放电路径。

依据本发明另一实施方式,提供一种静电放电保护电路。该静电放电保护电路包括第一二极管、第一NMOS晶体管、第二NMOS晶体管、检测单元以及触发单元。其中,该第一二极管,具有耦接于焊盘的阳极和耦接于电源线的阴极;该第一NMOS晶体管耦接于该焊盘;该第二NMOS晶体管,该第二NMOS晶体管的漏极耦接于第一晶体管的源极以及该第二NMOS晶体管的源极耦接于地;该检测单元,耦接于该电源线和地之间,用于当静电放电事件在该焊盘处发生时提供检测信号;该触发单元,耦接于该电源线和地之间,用于按顺序导通该第二NMOS晶体管和该第一NMOS晶体管以响应该检测信号,使得形成从该焊盘到地的通过该第一NMOS晶体管和第二NMOS晶体管的第一放电路径。

本发明所提出的静电放电保护电路,可使集成电路的电子元件避免静电放电损害。

附图说明

图1为根据本发明实施方式的静电放电保护电路的示意图。

图2为根据本发明另一个实施方式的静电放电保护电路的示意图。

图3为根据本发明另一个实施方式的静电放电保护电路的示意图。

图4为根据本发明另一个实施方式的静电放电保护电路的示意图。

图5为根据本发明另一个实施方式的静电放电保护电路的示意图。

图6为根据本发明另一个实施方式的静电放电保护电路的示意图。

具体实施方式

以下为执行本发明的最佳实施方式,其目的是解释本发明的基本原理,不应将其作为本发明的限制条件。本发明涵盖的范围应以权利要求所界定的范围为准。

下载完整专利技术内容需要扣除积分,VIP会员可以免费下载。

该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于联发科技股份有限公司,未经联发科技股份有限公司许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服

本文链接:http://www.vipzhuanli.com/pat/books/201310044884.6/2.html,转载请声明来源钻瓜专利网。

×

专利文献下载

说明:

1、专利原文基于中国国家知识产权局专利说明书;

2、支持发明专利 、实用新型专利、外观设计专利(升级中);

3、专利数据每周两次同步更新,支持Adobe PDF格式;

4、内容包括专利技术的结构示意图流程工艺图技术构造图

5、已全新升级为极速版,下载速度显著提升!欢迎使用!

请您登陆后,进行下载,点击【登陆】 【注册】

关于我们 寻求报道 投稿须知 广告合作 版权声明 网站地图 友情链接 企业标识 联系我们

钻瓜专利网在线咨询

周一至周五 9:00-18:00

咨询在线客服咨询在线客服
tel code back_top