[发明专利]半导体晶圆及半导体封装构造

说明书

技术领域

本发明涉及一种半导体构造，特别是有关于一种具有凸块的半导体晶圆及半导体封装构造。

背景技术

现今，半导体封装产业发展出各种不同型式的封装构造，以满足各种需求。以覆晶技术来说，基本上是在芯片有源表面的接垫先设置多个导电用的凸块，再将所述芯片翻转，使芯片通过凸块设置于一基板上，接着再进行封装胶材包覆作业，完成半导体封装构造的制作。

上述在芯片有源表面的接垫设置凸块的制程，通常可在晶圆上直接进行作业。一般来说，所述接垫上会先设置凸块下金属层(Under-Bump Metallization,UBM)以强化凸块与接垫的连接，由于凸块(solder bump)通过凸块下金属层设置在芯片有源表面的接垫上会导致应力集中在凸块下金属层与接垫的周缘位置并直接传递到芯片有源表面内的有源电路之间的绝缘层(易碎的低介电材料所制成)，因此芯片有源表面会先设置一绝缘层，让凸块下金属层通过绝缘层的开口电性连接到有源表面的接垫，以通过绝缘层达到缓冲应力的效果。

然而，为了增加缓冲效果，虽可通过缩小绝缘层开口的方式，使绝缘层在接垫上能提供的缓冲区域增加，但此举会造成凸块下金属层与接垫之间的连接面的裂缝成长路径缩短，结果反而加速凸块下金属层的裂缝生成；且会减少结合面积，降低接垫与凸块连接的可靠度。

故，有必要提供一种半导体晶圆及半导体封装构造，以解决现有技术所存在的问题。

发明内容

本发明的主要目的在于提供一种半导体晶圆，其在芯片有源表面的接垫上设置具有特定形状开口结构的绝缘层，有助于加强应力缓冲效果及增加结合可靠度。

为达成前述目的，本发明一实施例提供一种半导体晶圆，所述半导体晶圆包含：多个芯片，每一所述芯片具有一有源表面及多个成形于所述有源表面上的接垫；一绝缘层，形成于所述芯片的有源表面上，并具有多个对应裸露所述接垫的开口结构，所述开口结构包含一中心开口及至少两延伸开槽，所述中心开口的孔径小于所述接垫的直径，所述延伸开槽从所述中心开口边缘放射状向外延伸并与所述接垫的边缘保持一间距；多个凸块下金属层，分别形成于所述开口结构上而电性连接所述接垫；以及多个导电凸块，分别形成于所述凸块下金属层上。

本发明另一实施例提供一种半导体封装构造，所述半导体封装构造包含：一封装基板；一芯片，通过多个导电凸块电性连接所述封装基板的一表面上，所述芯片具有一有源表面及多个成形于所述有源表面上的接垫，所述有源表面上设有一绝缘层，所述绝缘层具有多个对应裸露所述接垫的开口结构，所述开口结构包含一中心开口及至少两延伸开槽，所述中心开口的孔径小于所述接垫的直径，所述延伸开槽从所述中心开口边缘放射状向外延伸并与所述接垫的边缘保持一间距；每一所述开口结构上设有一凸块下金属层，所述凸块下金属层电性连接所述接垫与所述导电凸块；以及一封装胶材，设于所述封装基板的表面上而包覆所述芯片。

由于所述绝缘层的开口结构具有中心开口与延伸开槽，较小的中心开口可使绝缘层提供较多的缓冲区域，延伸开槽可增加凸块下金属层与接垫的结合面积，同时也能增加凸块下金属层的裂缝成长路径，延缓凸块下金属层结构失效的时间。

附图说明

图1是本发明一实施例的半导体晶圆的局部俯视图。

图2是图1的局部放大示意图。

图3A是沿图2的A-A线所视的剖面示意图。

图3B是沿图2的B-B线所视的剖面示意图。

图4是本发明另一实施例的半导体晶圆的剖面示意图。

图5是本发明一实施例的半导体封装构造的局部剖面示意图。

图6A~6D是本发明一实施例的半导体晶圆的导电凸块的制作流程示意图。

具体实施方式

为让本发明上述目的、特征及优点更明显易懂，下文特举本发明较佳实施例，并配合附图，作详细说明如下。再者，本发明所提到的方向用语，例如「上」、「下」、「前」、「后」、「左」、「右」、「内」、「外」、「侧面」等，仅是参考附加图式的方向。因此，使用的方向用语是用以说明及理解本发明，而非用以限制本发明。

请参照图1、图2、图3A及图3B所示，图1是本发明一实施例的半导体晶圆的局部俯视图；图2是图1的局部放大示意图；图3A是沿图2的A-A线所视的剖面示意图；图3B是沿图2的B-B线所视的剖面示意图。本发明所揭示的半导体晶圆1包含多个未经切割的芯片10、一绝缘层13、多个凸块下金属层17及多个导电凸块15。