[发明专利]一种SoC系统时钟控制的方法和SoC

说明书

技术领域

本发明涉及一种SoC系统时钟控制的方法和应用该方法的SoC。

背景技术

SoC即System on Chip，片上系统或者系统级芯片，是指包含完整系统的集成电路。

随着技术的发展，SoC的集成度越来越高，功耗也越来越大，降低SoC功耗不仅是降能降耗的问题，还会涉及到系统地散热设计，因而，降低功耗成为当今IC设计的一个重要课题。

在SoC系统中，降低功耗的方式多种多样，其中通过控制时钟开关以减少电路翻转是降低功耗的主要方式。这种方式所增加的电路面积比较小，附加损耗相对也比较少。

在SoC中，如图1左上角部分所示，通过门控时钟控制从设备或说模块的运行，而门控时钟控制一般都是由片上的处理器或者说主设备控制的时钟发生器给出，这种方式会占用处理器较多的时钟周期，不仅增加了处理器控制的复杂性，而且也无法实现时钟的精确控制。

具体地，处理器在与某个模块通信时，会将这个模块的时钟一直置成有效，但这段时间内，处理器可能只与该模块进行了若干次间断通信，大部分时间该模块处于空运行状态，如图2所示的处理器给出的clk_en_1使能信号和门控输出的clk_out时钟信号，在多个传输操作的间隙，存在较大的空运行状态，使得多个时钟周期被浪费，这种情况就会造成系统功耗的浪费。从图2中可以清楚地看出，这种浪费是非常巨大的，这是第一层面的技术问题。

基于系统时钟控制的降低SoC功耗的方法，如中国第CN1752894A发明专利申请公开，所公开的信息安全SoC中基于门控时钟的动态功耗管理方法，通过把片上的从设备或者说模块划分为多个时钟区域，利用软件控制各个时钟区域独立的工作。这种门控方式匹配多个时钟区域的配置，所消耗的电路面积比较大，而且通过软件控制，响应速度慢。并且该方案并没能解决上述第一层面的技术问题，其每个时钟区域内的模块仍然驱动于一个在该模块运行期间恒定的时钟使能信号。而仅仅以依赖于DPM技术在有限的时间段内对不参与当前工作的模块关闭时钟输入，降低能耗。该方法虽然引入了独立的DPM模块，但时钟控制仍然约束于主设备。

中国第CN101493717A号发明专利申请公开则涉及一种用于SoC的动态多时钟低功耗AHB总线设计方法，该方法在系统中加入一个多时钟门控寄存器，实现对相应各个模块的时钟控制，当需要某个模块工作时，打开相应的门控时钟控制信号，模块正常工作，当不需要其工作时，关闭相应的门控时钟控制信号，则时钟信号一直被拉低，以降低功耗。该方法仍然需要主设备或者说处理器对时钟信号进行控制，从而无法从根本上解决上述第一方面的技术问题。

发明内容

因此，本发明的目的在于提供一种精确的SoC系统时钟控制方法，以及控制装置，以有效的降低SoC的整体功耗。

本发明采用以下技术方案：

一种SoC系统时钟控制的方法，包括以下步骤：

响应执行模块的操作，处理器向总线接口模块发出配置命令，响应该配置命令而通过配置寄存器对执行模块进行配置，在配置前使能处理器命令驱动的第一信号，使门控时钟单元输出匹配当前执行模块的时钟信号，完成配置；

配置完成后，所述第一信号无效，而使能执行模块之传输操作驱动的第二信号，传输操作间隙第二信号无效，进而第二信号有效时，驱动所述门控时钟单元输出匹配当前执行模块的时钟信号。

上述SoC系统时钟控制的方法，响应处理器对模块操作的主控命令，总线接口使能所述第一信号，驱动于该第一信号门控时钟单元输出匹配所操作的模块的时钟信号使被操作的模块处于正常工作状态，以完成与处理器的交互。

上述SoC系统时钟控制的方法，在第二信号不能响应所述传输操作时，使能第一信号。

一种SoC，包括处理器、内部总线，以及挂在该内部总线上的功能模块和用于配置功能模块的寄存器组，其中，处理器连接有用于产生系统时钟的时钟发生器，该时钟发生器通过时钟控制模块与所述功能模块相连，以提供匹配功能模块时钟域的时钟信号，所述时钟控制模块包括输出连接所述功能模块的门控时钟单元且该门控时钟单元前级连接有所述时钟发生器以及使能信号产生单元，其中所述使能信号产生单元连接有功能模块总线接口以获得第一使能信号和功能模块的功能电路以获得第二使能信号。

上述SoC，所述使能信号产生单元包括一个连接所述门控时钟单元的输出或门和一个输出连接该输出或门的输入或门；

输出或门的另一输入脚接有时钟发生器时钟信号使能端，输入或门则用于连接所述总线接口和功能电路。