[发明专利]一种SoC系统时钟控制的方法和SoC

权利要求书

1.一种SoC系统时钟控制的方法，其特征在于，包括以下步骤：

响应执行模块的操作，处理器向总线接口模块发出配置命令，响应该配置命令而通过配置寄存器对执行模块进行配置，在配置前使能处理器命令驱动的第一信号，使门控时钟单元输出匹配当前执行模块的时钟信号，完成配置；

配置完成后，所述第一信号无效，而使能执行模块之传输操作驱动的第二信号，传输操作间隙第二信号无效，进而第二信号有效时，驱动所述门控时钟单元输出匹配当前执行模块的时钟信号。

2.根据权利要求1所述的SoC系统时钟控制的方法，其特征在于，响应处理器对模块操作的主控命令，总线接口使能所述第一信号，驱动于该第一信号门控时钟单元输出匹配所操作的模块的时钟信号使被操作的模块处于正常工作状态，以完成与处理器的交互。

3.根据权利要求1或2所述的SoC系统时钟控制的方法，其特征在于，在第二信号不能响应所述传输操作时，使能第一信号。

4.一种SoC，包括处理器、内部总线，以及挂在该内部总线上的功能模块和用于配置功能模块的寄存器组，其中，处理器连接有用于产生系统时钟的时钟发生器，该时钟发生器通过时钟控制模块与所述功能模块相连，以提供匹配功能模块时钟域的时钟信号，其特征在于，所述时钟控制模块包括输出连接所述功能模块的门控时钟单元且该门控时钟单元前级连接有所述时钟发生器以及使能信号产生单元，其中所述使能信号产生单元连接有功能模块总线接口以获得第一使能信号和功能模块的功能电路以获得第二使能信号。

5.根据权利要求4所述的SoC，其特征在于，所述使能信号产生单元包括一个连接所述门控时钟单元的输出或门和一个输出连接该输出或门的输入或门；

输出或门的另一输入脚接有时钟发生器时钟信号使能端，输入或门则用于连接所述总线接口和功能电路。