[发明专利]制造半导体器件的方法

说明书

相关申请的交叉引用

本申请要求2012年8月8日提交的韩国专利申请No.10-2012-0086892的优先权和利益，其全部内容通过引用合并于此。

技术领域

本发明总体而言涉及一种制造半导体器件的方法，更具体而言涉及一种能形成具有均匀的临界尺寸和图案间隙的制造半导体器件的方法。

背景技术

典型的半导体器件图案化工艺可以包括在形成图案所需的预定刻蚀目标层(例如硅层、绝缘层或导电层)上形成光致抗蚀剂图案，并且使用光致抗蚀剂图案作为刻蚀掩模来刻蚀所述刻蚀目标层以形成期望的图案。

由于对半导体器件的集成密度的越来越多的要求,更小临界尺寸(critical dimension，CD)的设计规则已经应用到半导体器件上。此外，需要形成具有比传统光刻工艺小的开口尺寸的接触孔或者设置在较小空间中的精细图案的技术。因此，发展了使用ArF(193nm)受激准分子激光器作为具有短波长的能量源的光刻技术。

然而，由于曝光设备的发展速度不太可能赶上半导体器件的发展速度，所以难以提高半导体器件的集成密度。为此，对形成具有比曝光设备的分辨率小的临界尺寸的精细图案的方法进行了研究。然而，这种方法带来复杂的工艺操作和降低的再现性。

发明内容

本发明涉及一种半导体器件的制造方法，通过所述方法能形成具有均匀的临界尺寸和图案间隙的图案。在这种方法中，在半导体衬底上形成多个掩模图案之后，形成围绕所述多个掩模图案的侧壁的辅助层，使得所述多个掩模图案可以具有均匀的临界尺寸和图案间隙。

本发明的一个实施例提供了一种半导体器件的制造方法，包括以下步骤：在具有刻蚀目标层的半导体衬底上形成刻蚀掩模层，将所述刻蚀掩模层图案化以形成多个刻蚀掩模图案，以及形成具有均匀临界尺寸和图案间隙的围绕所述刻蚀掩模图案的辅助层以形成包括辅助层和刻蚀掩模图案的掩模图案。

本发明的另一个实施例提供了一种半导体器件的制造方法，包括以下步骤：在具有刻蚀目标层的半导体衬底上形成硬掩模层和牺牲层，图案化所述牺牲层以形成多个牺牲图案，在所述多个牺牲图案的侧壁上形成间隔件，去除所述多个牺牲图案，形成具有均匀图案间隙的围绕间隔件的辅助层以形成多个掩模图案，以及通过刻蚀工艺使用所述多个掩模图案来将硬掩模层图案化以形成硬掩模图案。

本发明的另一个实施例提供了一种半导体器件的制造方法，包括以下步骤：在具有刻蚀目标层的半导体衬底上形成硬掩模层和第一刻蚀掩模层，将第一刻蚀掩模层图案化以形成多个第一刻蚀掩模图案，在所述多个第一刻蚀掩模图案的侧壁上形成间隔件，在包括所述多个第一刻蚀掩模图案和间隔件的整个结构上形成第二刻蚀掩模层，刻蚀第二刻蚀掩模层直到暴露出间隔件以形成第二刻蚀掩模图案，去除暴露的间隔件，形成具有均匀临界尺寸和图案间隙的围绕第一刻蚀掩模图案和第二刻蚀掩模图案的辅助层，以及通过刻蚀工艺使用所述多个掩模图案来将硬掩模层图案化以形成硬掩模图案。

附图说明

通过结合附图详细描述本发明的各种实施例，对于本领域技术人员而言本发明的以上和其它特征和优点将变得更明显，在附图中：

图1A至1D是说明根据本发明的一个实施例的半导体器件的制造方法的截面图；

图2A至2E是说明根据本发明的另一个实施例的半导体器件的制造方法的截面图；以及

图3A至3F是说明根据本发明的另一个实施例的半导体器件的制造方法的截面图。

具体实施方式

在下文将参照图示不同实施例的附图更充分地描述本发明。然而，本发明可以用不同的方式实施，而不应解释为限定于本文所提供的实施例。确切地说，提供这些实施例使得本说明书清楚且完整，并向本领域技术人员充分传达本发明的范围。在说明书中，相同的附图标记表示相似的元件。

图1A至1D是说明根据本发明的一个实施例的半导体器件的制造方法的截面图。

参照图1A，可以在半导体衬底100上形成刻蚀目标层101和102。刻蚀目标层可以包括层间绝缘层101和硬掩模层102中的至少一种。随后，可以在刻蚀目标层101和102上形成刻蚀掩模层103和光致抗蚀剂图案PR。

光致抗蚀剂图案PR应该形成在刻蚀掩模层103上以便在图案之间具有临界尺寸X和间隙Y。然而，在用于形成光致抗蚀剂图案PR的曝光工艺期间，可以根据晶片的位置(即，中央区域与边缘区域之间的位置差)，将光致抗蚀剂图案PR的临界尺寸X和间隙Y改变为具有临界尺寸X'和间隙Y'，如图1A所示。