[发明专利]半导体器件及其制造方法

说明书

相关申请的交叉引用

本申请要求2012年8月31日向韩国知识产权局提交的申请号为10-2012-0096454的韩国专利申请的优先权，其全部内容通过引用合并于此。

技术领域

各种实施例总体而言涉及一种半导体器件及其制造方法，更具体而言，涉及一种包括层叠结构的半导体器件及其制造方法。

背景技术

非易失性存储器即使在没有电源时也可以保留其中储存的数据。存储器单元以单层制造在硅衬底之上的二维存储器件在增加它们的集成度方面已经达到物理极限。因此，已经提出了存储器单元沿垂直方向层叠在硅衬底之上的三维（3D）非易失性存储器件。

在3D非易失性存储器件中，由于存储器单元层叠在衬底之上，所以形成具有高的高宽比的层叠结构。然而，这种高的高宽比的层叠结构在制造半导体器件的工艺期间可能会向一侧倾斜。另外，当层叠结构形成在某些区域中时，此区域与没有层叠结构的另一区域之间的水平差可能会增加。例如，当层叠的结构形成在单元区中时，单元区与外围区之间的水平差可能会增加。增加的水平差可能会导致形成在外围区中的接触插塞的高度不希望的增加。结果，可能会增加与制造工艺相关的困难和故障的可能性。

发明内容

本发明的一个实施例涉及一种适合用于防止层叠的结构向一侧倾斜的半导体器件及其制造方法。

根据本发明的一个实施例的半导体器件可以包括形成在沟槽中的第一层叠结构。第一层叠结构可以包括交替层叠的至少一个第一材料层和至少一个第二材料层。半导体器件还包括位于衬底上在与第一层叠结构的顶表面相对应的高度的晶体管。

根据本发明的另一个实施例，一种半导体器件可以包括：沟槽，所述沟槽被形成在单元区的衬底中；第一层叠结构，所述第一层叠结构包括交替层叠在沟槽中的至少一个第一导电层和至少一个第一层间绝缘层，其中，在暴露出所述至少一个第一导电层的第一层叠结构的顶表面上限定有第一接触区；第二层叠结构，所述第二层叠结构包括交替层叠在第一层叠结构之上的至少一个第二导电层和至少一个第二层间绝缘层，其中，沿着暴露出所述至少一个第二导电层的第二层叠结构的台阶侧壁限定有第二接触区；以及半导体柱体，所述半导体柱体延伸穿过第一层叠结构和第二层叠结构。

根据本发明的另一个实施例，一种制造半导体器件的方法可以包括以下步骤：在衬底中形成沟槽；在沟槽中形成第一层叠结构，所述第一层叠结构包括交替层叠的至少一个第一材料层和至少一个第二材料层；以及在衬底上与第一层叠结构的顶表面相对应的高度形成晶体管。

附图说明

图1A至图1C是根据本发明的第一实施例的半导体器件的截面图；

图2A至图2F是说明用于形成根据本发明的第一实施例的半导体器件的工艺流程的截面图；

图3A是根据本发明的第二实施例的半导体器件的结构的立体图；

图3B是根据本发明的第三实施例的半导体器件的结构的立体图；

图4A至图4E是可以集成有根据本发明的第二实施例和第三实施例的半导体器件的单元结构的截面图；

图5A和图5B是根据本发明的第四实施例的半导体器件的结构的立体图；

图6A至图6C是根据本发明的第五实施例的半导体器件的结构的立体图；

图7是示出根据本发明的一个实施例的存储系统的配置的框图；以及

图8是示出根据本发明的一个实施例的计算系统的配置的框图。

具体实施方式

在下文中，将参照附图来描述本发明的各种实施例。在附图中，为了便于说明，相比于实际的物理厚度和间隔，夸大了部件的厚度和距离。在以下描述中，可以省略已知的相关功能和构成的详细解释，以避免不必要地模糊本发明的主题。相同的附图标记在说明书和附图中表示相似的元件。

应当容易理解的是：本公开中的“在…上”和“在…之上”的含义应当采用最广义的方式来解释，使得“在…上”不仅意为“直接在某物上”，而是还包括在具有中间特征或中间层的情况下“在某物上”的意思；“在…之上”不仅意为“在某物之上”的意思，还可以包括在没有中间特征或中间层的情况下“在某物之上”（即，直接在某物上）的意思。

图1A至图1C是根据本发明的第一实施例的半导体器件的截面图。