[发明专利]半导体器件及其制造方法

权利要求书

1.一种半导体器件，包括：

沟槽，所述沟槽被形成在衬底中；

第一层叠结构，所述第一层叠结构被形成在所述沟槽中，并且包括多个第一材料层和多个第二材料层，所述多个第一材料层和所述多个第二材料层以一个在另一个顶部上的方式交替层叠；以及

晶体管，所述晶体管位于所述衬底上与所述第一层叠结构的顶表面相对应的高度。

2.如权利要求1所述的半导体器件，还包括位于所述第一层叠结构之上的第二层叠结构，所述第二层叠结构包括多个第三材料层和多个第四材料层，所述多个第三材料层和所述多个第四材料层以一个在另一个顶部上的方式交替层叠。

3.如权利要求2所述的半导体器件，其中，在暴露出所述多个第一材料层的所述第一层叠结构的顶表面上限定有第一接触区，

所述第二层叠结构具有台阶式的侧壁，并且在暴露出所述多个第三材料层的所述台阶式的侧壁上限定有第二接触区。

4.如权利要求3所述的半导体器件，还包括：

多个第一接触插塞，所述多个第一接触插塞与所述第一接触区中的所述多个第一材料层耦接；以及

多个第二接触插塞，所述多个第二接触插塞与所述第二接触区中的所述多个第三材料层耦接。

5.如权利要求1所述的半导体器件，还包括接触插塞，所述接触插塞与所述晶体管的栅电极耦接，所述晶体管位于与所述第一层叠结构的顶表面相对应的高度，使得所述接触插塞的高度减小。

6.如权利要求1所述的半导体器件，其中，所述第一层叠结构的顶表面与所述衬底的表面处在大体相同的高度。

7.如权利要求1所述的半导体器件，其中，所述第一材料层包括导电层，而所述第二材料层包括层间绝缘层。

8.如权利要求7所述的半导体器件，还包括至少一个垂直沟道层，所述至少一个垂直沟道层延伸穿过所述第一层叠结构。

9.如权利要求8所述的半导体器件，还包括管道沟道层，所述管道沟道层将相邻的垂直沟道层的底部耦接。

10.如权利要求1所述的半导体器件，其中，所述第一材料层包括沟道半导体层，而所述第二材料层包括层间绝缘层。

11.如权利要求10所述的半导体器件，还包括：

至少一个导线，所述至少一个导线在与所述多个第一材料层和所述多个第二材料层延伸的方向垂直的方向上，沿着所述第一层叠结构的侧壁延伸；以及

存储层，所述存储层插入在所述至少一个导线与所述第一层叠结构之间。

12.一种半导体器件，包括：

沟槽，所述沟槽形成在单元区中的衬底中；

第一层叠结构，所述第一层叠结构包括多个第一导电层和多个第一层间绝缘层，所述多个第一导电层和所述多个第一层间绝缘层以一个在另一个顶部上的方式交替层叠在所述沟槽中，其中，在暴露出所述多个第一导电层的所述第一层叠结构的顶表面上限定有第一接触区；

第二层叠结构，所述第二层叠结构包括多个第二导电层和多个第二层间绝缘层并且位于第一层叠结构之上，所述多个第二导电层和所述多个第二层间绝缘层以一个在另一个顶部上的方式交替地层叠，其中，沿着暴露出所述多个第二导电层的所述第二层叠结构的台阶式的侧壁限定有第二接触区；以及

半导体柱体，所述半导体柱体延伸穿过所述第一层叠结构和所述第二层叠结构。

13.如权利要求12所述的半导体器件，还包括晶体管，所述晶体管位于所述沟槽的外部的衬底上。

14.如权利要求13所述的半导体器件，还包括：

多个第一接触插塞，所述多个第一接触插塞与所述第一接触区中的所述多个第一导电层的相应第一导电层耦接；

多个第二接触插塞，所述多个第二接触插塞与所述第二接触区中的所述多个第二导电层的相应第二导电层耦接；以及

第三接触插塞，所述第三接触插塞与所述晶体管的栅电极耦接。

15.一种制造半导体器件的方法，所述方法包括以下步骤：

通过刻蚀衬底来形成沟槽；

在所述沟槽中形成第一层叠结构，所述第一层叠结构包括交替层叠的多个第一材料层和多个第二材料层；以及

在所述衬底上与所述第一层叠结构的顶表面相对应的高度形成晶体管。