[发明专利]一种刻蚀熔丝结构两侧氧化层的方法和系统

说明书

技术领域

本发明涉及半导体技术领域，尤其涉及一种刻蚀熔丝结构两侧氧化层的方法和系统。

背景技术

目前，微电子技术已经进入超大规模集成电路和系统集成时代，微电子技术已经成为整个信息时代的标致和基础。在微电子技术中，要制造一块集成电路需要经过集成电路设计、掩膜制造、原始材料制造、芯片加工、封装、测试等工序。随着集成电路的飞速发展，集成电路制造工艺变得越来越复杂和精细，半导体元器件也变得更容易受各种缺陷所影响，而单个元器件如晶体管或者存储单元的失效，往往会导致整个集成电路的功能缺陷。

通常用到的解决方法是在集成电路中形成一些可以熔断的连接线即熔丝（fuse）结构，以确保集成电路的可用性。一般而言，熔丝结构用于连接集成电路中的冗余电路，在电路出现缺陷时，将熔丝熔断，使冗余电路来修复或取代出现缺陷的电路。熔丝结构经常用于内存中，在内存芯片生产完成时，若其中有部分存储单元出现功能问题，就可以通过熔丝结构用冗余的存储单元来取代，实现修复的目的。除此之外，熔丝结构还常用于可编程电路中，根据用户需要，使用熔丝结构对电路中的标准逻辑单元进行编程，用以实现特定功能。

在实际应用中，熔丝有时会出现熔断失败的现象，从而导致整个电路失效。事实证明，影响熔丝熔断性能的参数是刻蚀熔丝结构两侧的氧化层的量。当刻蚀的氧化层的量过大时，将会损伤熔丝本身；当刻蚀的氧化层的量过小时，将会造成熔丝无法熔断。但是，传统刻蚀熔丝结构两侧的氧化层的方法并不能对刻蚀氧化层的量进行精确控制，而且刻蚀效率低，耗时较长。

发明内容

针对上述技术问题，本发明的目的在于提供一种刻蚀熔丝结构两侧氧化层的方法和系统，其能够根据实际需要，精确控制熔丝结构两侧刻蚀的氧化层的量，避免熔丝熔断失败现象的发生，而且刻蚀效率高，耗时短，成本低。

为达此目的，本发明采用以下技术方案：

一种刻蚀熔丝结构两侧氧化层的方法，其包括如下步骤：

A、将与熔丝结构配合的量测模块放置在划片槽中；

B、通过所述量测模块测量熔丝结构两侧氧化层的原始厚度；

C、根据钝化层需要残留的氧化层厚度和所述原始厚度，计算所需刻蚀的氧化层的量；

D、根据刻蚀机的刻蚀速度，确定刻蚀时间；

E、根据所述刻蚀时间确定刻蚀制程，完成熔丝结构两侧氧化层的刻蚀。

特别地，所述刻蚀熔丝结构两侧氧化层的方法还包括步骤F：

在完成刻蚀之后，进行晶圆测试（Chip Probing,CP）。

特别地，所述钝化层材料选自氮氧化硅。

特别地，所述刻蚀机采用干法刻蚀，刻蚀气体为八氟环丁烷（C₄F₈）、氧气（O₂）、一氧化碳（CO）及二氧化碳（CO₂）的混合气体。

特别地，所述熔丝结构为多晶硅熔丝或金属熔丝。

本发明还公开了一种刻蚀熔丝结构两侧氧化层的系统，其包括：量测模块、计算模块、控制模块及刻蚀机；

所述量测模块与熔丝结构相配合，设置在划片槽中，用于测量熔丝结构两侧氧化层的原始厚度；

所述计算模块用于根据钝化层需要残留的氧化层厚度和所述原始厚度，计算所需刻蚀的氧化层的量，并根据刻蚀机的刻蚀速度，确定刻蚀时间；

所述控制模块用于根据所述刻蚀时间确定刻蚀制程，控制刻蚀完成熔丝结构两侧氧化层的刻蚀。

特别地，所述刻蚀熔丝结构两侧氧化层的系统还包括：测试模块，用于在完成刻蚀之后，进行晶圆测试。

特别地，所述钝化层材料选自氮氧化硅。

特别地，所述刻蚀机采用干法刻蚀。

特别地，所述熔丝结构为多晶硅熔丝或金属熔丝。

与传统刻蚀方法相比，本发明能够根据实际需要，精确控制熔丝结构两侧刻蚀的氧化层的量，避免熔丝熔断失败现象的发生，而且刻蚀效率高，耗时短，成本低。

附图说明

图1为本发明实施例提供的刻蚀熔丝结构两侧氧化层的方法流程图；

图2为本发明实施例提供的熔丝结构的整体示意图；

图3为本发明实施例提供的刻蚀熔丝结构两侧氧化层的系统框图。

具体实施方式

为使本发明的目的、技术方案和优点更加清楚，下面结合附图和实施例对本发明作进一步说明。

请参照图1所示，图1为本发明实施例提供的刻蚀熔丝结构两侧氧化层的方法流程图。

本实施例中刻蚀熔丝结构两侧氧化层的方法包括如下步骤：