[发明专利]用于总线接口的系统和方法

说明书

技术领域

本发明的实施方式大体上涉及电子电路和方法，更具体地，涉及用于总线接口的系统和方法。

背景技术

许多现代移动通信平台除了具有射频（RF）收发器之外，还进一步使用前端构件，例如：功率放大器、有源天线调谐器、低噪音放大器和天线开关。此外，在诸如多进多出（MIMO）系统和多协议系统的多天线系统中，RF系统可以具有许多支持每一条具体信号路径和/或协议的各种可选并可配置的构件。为了以各种可操作的模式提供控制和配置，这些多射频构件中的许多是通过数字总线可控的。

一个这样的数字接口总线基于由MIPI Alliance开发的在“ Alliance Specification for RF Front-End Control Interface,”version1.10-26July2011中所描述的称为无线电前端（RFFE）控制接口的标准协议，其全部内容通过引用结合于此。具体地，该MIPI接口是以使用半导体工艺的RF系统为对象的低复杂度接口。在该RF系统中，逻辑装置可能是昂贵的，并因此可能以最小数量的逻辑门来予以实施。MIPI RFFE控制接口总线包括其自己的电源电压，并且通过CLK线和DATA线来发送数据。耦接至MIPI RFFE总线的每一个RFFE从属（slave）装置通过从属标识符、制造商标识符和产品标识符是可识别的。为了促进跨（across）多个装置的时序关键功能，RFFE总线使用相对高的26MHz时钟频率。

发明内容

根据实施方式，操作总线接口电路的方法包括检测多个输入端上的开始序列，基于该开始序列的检测，确定第一输入端和第二输入端是否分别为数据端和时钟端，或者第一输入端和第二输入端是否分别为时钟端和数据端。该方法还包括：如果确定第一输入端和第二输入端分别为数据端和时钟端，则将第一输入端路由至数据端并将第二输入端路由至时钟端，如果确定第一输入端和第二输入端分别为时钟端和数据端，则将第一输入端路由至时钟端并将第二输入端路由至数据端。

在实施方式中，该方法进一步包括：基于上述确定，如果第一输入端和第二输入端分别为时钟端和数据端，则改变的总线接口电路的地址。该总线接口电路的地址可以是从属装置的从属标识符地址。

在实施方式中，该方法进一步包括：从耦接至第一输入端和第二输入端的数字总线接收命令。该方法还可以包括：基于所接收的命令改变射频装置的工作状态。该方法可以进一步包括操作总线接口电路。操作总线接口电路可以包括操作射频前端控制接口。

在一些实施方式中，确定第一输入端和第二输入端是否分别为数据端和时钟端包括确定在第二输入端接收到时钟脉冲之前在第一输入端上接收到初始信号脉冲。而且，确定第一输入端和第二输入端是否分别是时钟端和数据端包括确定在第一输入端上接收到时钟脉冲之前在第二输入端上接收到初始信号脉冲。

根据进一步的实施方式，总线接口电路包括耦接接至第一输入端和第二输入端的接口检测电路。该接口检测电路被配置为确定第一输入端和第二输入端是否分别为数据端和时钟端，或者确定第一输入端和第二输入端是否分别为时钟端和数据端。该总线接口电路还包括耦接至接口检测电路的路由电路。则路由电路可以被配置为如果接口检测电路确定第一输入端和第二输入端分别为数据端和时钟端，则将第一输入端耦接至数据接口端并且将第二输入端耦接至时钟接口端。该路由电路还可以被配置为如果接口检测电路确定第一输入端和第二输入端分别为时钟端和数据端，以将第一输入端耦接至时钟接口端并将第二输入端耦接至数据接口端。

在实施方式中，总线接口电路还包括耦接至数据接口端和时钟接口端的总线接口逻辑。在一些实施方式中，该总线接口逻辑包括射频前端接口。该总线接口逻辑可以包括状态机和多个控制寄存器。

在一些实施方式中，该总线接口逻辑包括耦接至接口检测电路的识别寄存器。该接口检测电路可以被配置为在接口检测电路确定第一输入端和第二输入端分别为时钟端和数据端时改变识别寄存器的值。总线接口逻辑可以包括用于从属装置的总线接口逻辑，识别寄存器可以包括从属识别寄存器。

在一些实施方式中，总线接口电路还可以包括耦接接总线接口逻辑的可控RF组件。该可控RF组件可以是通过第一和第二输入端可控的。