[发明专利]利用侧壁图像转移技术形成SRAM装置的方法

说明书

技术领域

本发明大体上涉及复杂半导体装置的制造，尤其涉及利用侧壁图像转移技术形成SRAM（Static Random Access Memory；静态随机存取存储器）装置的多种方法。

背景技术

制造例如CPU（中央处理单元）、储存装置、ASIC（application specific integrated circuits；专用集成电路）等先进集成电路需要依据特定的电路布局在给定的芯片区域上形成大量电路组件，例如晶体管、电阻、电容等。场效应晶体管（field effect transistor；FET）为平面装置，无论是NMOS晶体管还是PMOS晶体管，通常包括形成于半导体基板中由沟道区隔离的掺杂源漏区。栅极绝缘层位于该沟道区上方，且导电栅极电极位于该栅极绝缘层上方。在该栅极电极施加适当的电压使该沟道区导电，从而使电流自该源区向该漏区流动。

与具有平面结构的FET相反，所谓的3D装置例如FinFET（鳍式场效应晶体管）为三维结构。更具体而言，在FinFET中，形成大体垂直设置的鳍形主动区域，且栅极电极包围该鳍形主动区域的两侧及上表面以形成三栅极结构，从而使用具有三维结构而非平面结构的沟道。在一些情况下，绝缘覆盖层，例如氮化硅，是位于该鳍片的顶部且该FinFET装置仅有双栅极结构。与平面FET不同，在FinFET装置中，形成的沟道垂直于半导体基板的表面，以缩小该半导体装置的物理尺寸。另外，在FinFET中，该装置的漏区的结电容（junction capacitance）大大降低，往往至少降低一些短沟道效应。

为形成此类集成电路装置，需以非常细致的顺序或流程执行大量处理操作，例如沉积工艺、蚀刻工艺、加热工艺、掩模操作等。一般而言，形成集成电路装置，尤其包括形成多个材料层并图案化或移除该些材料层的其中部分，以定义理想的结构，例如栅极电极、侧间隙壁（sidewall spacer）等。装置设计人员主要地通过缩小晶体管的尺寸或按比例缩小晶体管的各组件的尺寸，例如晶体管的栅极长度，而得以成功提升晶体管装置的电性功能。实际上，当前晶体管的装置尺寸已缩小至难以使用现有的基于193纳米的光刻（photolithography）工具及技术直接图案化此类特征的程度。因此，装置设计人员采用多种技术来图案化非常小特征。一种这样的技术通常称作侧壁图像转移技术。

图1A至1E示例现有的侧壁图像转移技术。如图1A所示，在例如半导体基板的结构10上方形成芯轴12。芯轴12可由多种材料制成，例如非晶硅、多晶硅等。芯轴12的尺寸可依据特定的应用而变化。可利用现有的沉积、光刻及蚀刻工具及技术来沉积并图案化芯轴材料层，从而形成芯轴12。接着，如图1B所示，在芯轴12及结构10上方共形地沉积间隙壁材料层14。间隙壁材料层14可由多种材料组成，像是例如氮化硅、二氧化硅等。如图1C所示，执行非等向性蚀刻工艺，以定义与芯轴12相邻的间隙壁14A。接着，如图1D所示，通过执行选择性蚀刻工艺以移除芯轴12，该选择性蚀刻工艺保留间隙壁14A作为后续蚀刻工艺的掩模，从而在结构10中定义特征18，如图1E所示。

半导体存储器装置广泛应用于当前的许多集成电路装置以及许多消费类产品中。一般而言，存储器装置是储存电子信息的工具。目前有多种类型的存储器装置，例如SRAMs（Static Random Access Memory；静态随机存取存储器）、DRAMs（Dynamic Random Access Memory；动态随机存取存储器）、ROMs（Read Only Memory；只读存储器）等，其中每一类型的存储器装置相对其它类型都分别具有各自的优缺点。例如，SRAMs通常用于较高速度和/或降低功耗为重要的应用中，例如微处理器、手机以及其它移动消费产品等的缓存。甚至非常基本的电子消费产品通常都包含数以百万的此类存储器装置。不论存储器装置的类型，业界一直致力于提高此类存储器装置的性能及耐用性。在典型的操作中，在存储器装置中储存的电荷（HIGH）代表数字“1”，而在该装置中缺失这样一电荷或储存较低电荷（LOW）则表示数字“0”。特定的读/写电路用于存取存储器装置，以在这样一存储器装置上储存数字信息并确定当前是否在该存储器装置中储存电荷。对于单个存储器装置，在其有效的生命周期中，这些编程/擦除周期（“P/E周期”）通常发生数百万次。