[发明专利]黑电平校正(BLC)结构

说明书

技术领域

本发明总的来说涉及半导体领域，更具体地，涉及黑电平校正结构。

背景技术

通常，诸如互补金属氧化物半导体(CMOS)图像传感器(CIS)的图像传感器包括与黑电平校正(BLC)相关联的结构。例如，BLC结构利于CIS基线的确定。然而，这种结构通常与阶梯增加(step up)高度或不均匀厚度相关联，例如至少因为该结构不与CIS的表面齐平。此外，传统BLC结构与厚金属层相关联，由此增加了BLC结构的阶梯增加高度。此外，阶梯增加高度通常与用于CIS的滤色镜工艺的负面影响相关联。例如，进入CIS的第一部分的光与第一信号相关，并且进入CIS的第二部分的相同光线与不同于第一信号的第二信号相关，这至少因为BLC结构与不均匀厚度相关联。

发明内容

提供本发明内容来以简化的形式介绍在以下详细描述中进一步描述的许多概念。本发明内容并不是所要求主题的完整综述、所要求主题的关键因素或必要特征，也不用于限制所要求主题的范围。

本文提供了用于形成黑电平校正(BLC)结构的一种或多种技术或系统。例如，提供了一种BLC结构以使阶梯增加与BLC结构无关。因此，BLC结构针对滤色镜工艺表现出改善的性能，例如至少因为BLC结构不包括任何阶梯增加高度。此外，作为BLC结构不包括阶梯增加的结果，改善了色率或色差。因此，所提供的BLC结构包括第一区域、第二区域和第三区域。在一些实施例中，第二区域形成在至少一部分第一区域的上方，以及第三区域形成在至少一部分第二区域的上方。此外，第二区域包括第一子区域、第二子区域和第三子区域。在一些实施例中，第一子区域形成在至少一部分第一区域的上方，第二子区域形成在至少一部分第一子区域的上方，以及第三子区域形成在至少一部分第二子区域的上方。例如，第一子区域包括金属硅化物，第二子区域包括金属，以及第三子区域包括金属氧化物。以这种方式，提供了一种BLC结构以使BLC与互补金属氧化物半导体(CMOS)图像传感器(CIS)的表面齐平。此外，例如，BLC的第二子区域包括减小的厚度。

根据本发明的第一方面，提供了一种黑电平校正(BLC)结构，包括：第一区域，包括硅；第二区域；以及第三区域，包括钝化电介质，至少一部分第三区域位于至少一部分第二区域之上。其中第二区域包括：第一子区域，包括金属硅化物，至少一部分第一子区域位于至少一部分第一区域之上；第二子区域，包括金属，至少一部分第二子区域位于至少一部分第一子区域之上；和第三子区域，包括金属氧化物，至少一部分第三子区域位于至少一部分第二子区域之上。

优选地，第三子区域被配置为将光反射远离BLC结构。

优选地，以叠层形式配置第二区域的第一子区域、第二子区域和第三子区域中的至少一个。

优选地，第三子区域的金属氧化物与大于5的介电常数相关。

优选地，至少一部分第二区域嵌入到第一区域中。

优选地，至少一部分第一子区域嵌入到第一区域中。

优选地，至少一部分第二子区域嵌入到第一区域中。

优选地，至少一部分第三子区域嵌入到第一区域中。

优选地，至少一部分第三区域位于第一区域上方。

优选地，至少一部分第三区域围绕第一子区域、第二子区域和第三子区域中的至少一个的侧面。

根据本发明的第二方面，提供了一种与黑电平校正(BLC)结构相关的图像传感器，包括：基底区域；金属间区域，位于基底区域之上；层间区域，位于金属间区域之上；互连件，位于金属间区域内，互连件位于基底区域和层间区域之间；第一区域，包括硅，第一区域位于层间区域之上；第二区域；以及第三区域，包括钝化电介质，至少一部分第三区域位于至少一部分第二区域之上。其中第二区域包括：第一子区域，包括金属硅化物，至少一部分第一子区域位于至少一部分第一区域之上；第二子区域，包括金属，至少一部分第二子区域位于至少一部分第一子区域之上；和第三子区域，包括金属氧化物，至少一部分第三子区域位于至少一部分第二子区域之上。

优选地，互连件包括金属。

优选地，层间区域包括电介质。

优选地，金属间区域包括电介质。

优选地，至少一部分第二区域嵌入到第一区域中。

优选地，至少一部分第一子区域嵌入到第一区域中。

优选地，至少一部分第二子区域嵌入到第一区域中。

优选地，至少一部分第三子区域嵌入到第一区域中。

优选地，至少一部分第三区域位于第一区域上方。