[发明专利]形成叠层封装结构的方法

说明书

技术领域

本发明一般地涉及半导体技术领域，更具体地来说，涉及半导体器件及其形成方法。

背景技术

由于各种电子元件(例如，晶体管、二极管、电阻器、电容器等)的集成密度的改进，半导体工业经历了快速发展。在极大程度上，集成密度的这种改进源于半导体工艺节点的缩小(例如，工艺节点缩小为小于20nm的节点)。由于最近对小型化、更高的速度和更大的带宽以及更低的功耗和更短的延迟的需求增长，所以对半导体管芯的更小和更具有创造性的封装技术的需要也在增加。

随着半导体技术进一步发展，作为进一步减小半导体器件物理尺寸的有效选择出现了叠层封装半导体器件。在叠层封装半导体器件中，在不同的晶圆和封装件上制造诸如逻辑、存储、处理器电路等的有源电路。两个或更多的封装件中的一个安装在另一个顶部上，即，通过标准接口进行堆叠，以在它们之间传递信号。可以通过采用叠层封装半导体器件来获得更高的密度。此外，叠层封装半导体器件可以获得更小的形状因子、成本效益、更高的性能和更低的功耗。

发明内容

为了解决现有技术中所存在的缺陷，根据本发明的一方面，提供了一种方法，包括：将半导体管芯附接在晶圆的第一面上；将第一顶部封装件附接在所述晶圆的所述第一面上；将第二顶部封装件附接在所述晶圆的所述第一面上；在所述晶圆的所述第一面上方沉积封装层，所述第一顶部封装件和所述第二顶部封装件嵌入到所述封装层中；对所述晶圆的第二面施加减薄工艺；将所述晶圆切割成多个芯片封装件；以及将所述芯片封装件附接至衬底。

该方法进一步包括：在对所述晶圆的所述第二面施加所述减薄工艺的步骤之后，在所述晶圆的所述第二面上方形成再分布层。

该方法进一步包括：在所述晶圆的所述第二面上方形成所述再分布层的步骤之后，在所述晶圆的所述第二面上方形成多个凸块。

该方法进一步包括：在将所述晶圆切割成多个芯片封装件的步骤之后，在所述晶圆的所述第二面上方形成多个凸块。

该方法进一步包括：在所述晶圆和所述半导体管芯之间形成第一底部填充层。

该方法进一步包括：在所述晶圆和所述衬底之间形成第二底部填充层。

在该方法中，所述晶圆包括：第一再分布层，位于所述晶圆的所述第一面上；以及多个通孔，连接至所述第一再分布层。

根据本发明的另一方面，提供了一种方法，包括：将第一半导体管芯附接在晶圆的第一面上；将第二半导体管芯附接在所述晶圆的所述第一面上；将第一顶部封装件附接在所述晶圆的所述第一面上，所述第一半导体管芯位于所述晶圆和所述第一顶部封装件之间；将第二顶部封装件附接在所述晶圆的所述第一面上，所述第二半导体管芯位于所述晶圆和所述第二顶部封装件之间；在所述晶圆的所述第一面上方沉积封装层，所述第一半导体管芯、所述第二半导体管芯、所述第一顶部封装件和所述第二顶部封装件嵌入到所述封装层中；对所述晶圆的第二面施加减薄工艺；将所述晶圆切割成多个芯片封装件；以及将所述芯片封装件附接至衬底。

该方法进一步包括：在所述晶圆和所述第一半导体管芯之间形成第一底部填充层；以及在所述晶圆和所述第二半导体管芯之间形成第二底部填充层。

该方法进一步包括：在所述晶圆和所述衬底之间形成第三底部填充层。

该方法进一步包括：将所述晶圆附接至载具；对所述晶圆的所述第二面施加所述减薄工艺；在所述晶圆的所述第二面上方形成再分布层；以及将切割带附接在所述晶圆的所述第二面上。

该方法进一步包括：将所述载具与所述晶圆分离；将所述晶圆切割成多个芯片封装件；以及在所述晶圆的所述第二面上方形成多个凸块。

该方法进一步包括：将所述晶圆附接至载具；对所述晶圆的所述第二面施加所述减薄工艺；在所述晶圆的所述第二面上方形成再分布层；以及在所述晶圆的所述第二面上方形成多个凸块。

该方法进一步包括：将所述载具与所述晶圆分离；将所述晶圆切割成多个芯片封装件。

根据本发明的又一方面，提供了一种器件，包括：封装元件，具有：第一再分布层，形成在所述封装元件的第一面上方；第二再分布层，形成在所述封装元件的第二面上方；和多个通孔，连接在所述第一再分布层和所述第二再分布层之间；第一半导体管芯，安装在所述封装元件的所述第一面上；第二半导体管芯，安装在所述封装元件的所述第一面上；第一顶部封装件，接合在所述封装元件的所述第一面上，所述第一半导体管芯位于所述第一顶部封装件和所述封装元件之间；以及第二顶部封装件，接合在所述封装元件的所述第一面上，所述第二半导体管芯位于所述第二顶部封装件和所述封装元件之间。