[发明专利]基于晶体管的高速D触发器

权利要求书

1.一种基于晶体管器件的高速D触发器，包括第一锁存器（1）、第二锁存器（2）、预置电路（3）和电流源电路（4），所述预置电路（3）用于对外界输入的预置信号进行信号采样，从而实现预置功能；所述第二锁存器（2）中的输入端与第一锁存器（1）的输出端相连，第二锁存器（2）的输出端与预置电路（3）相连，电流源电路（4）与第一锁存器（1）和第二锁存器（2）相连； 

其特征在于： 

预置电路（3）由第五差分电路Q17，Q18构成，该第五差分电路Q17，Q18的集电极分别与第二锁存器（2）中的第二交叉耦合电路Q11，Q12的集电极相连，该第五差分电路Q17，Q18的发射极与第二锁存器（2）的电流输入端相连； 

电流源电路设为两个，且第一电流源电路（4a）与第一锁存器（1）的电流输入端相连，为第一锁存器（1）提供稳定的电流，第二电流源电路（4b）与第二锁存器（2）的电流输入端相连，为第二锁存器（2）提供稳定的电流。 

2.根据权利要求1所述的高速D触发器，其特征在于所述第一锁存器（1）包括第一差分电路Q1，Q2、第二差分电路Q5，Q6和第一交叉耦合电路Q3，Q4，该第一差分电路Q1，Q2的集电极与第一交叉耦合电路Q3，Q4的集电极相连，第二差分电路中的Q5集电极与第一差分电路Q1，Q2的发射极相连，第二差分电路中的Q6集电极与第一交叉耦合电路Q3，Q4的发射极相连。 

3.根据权利要求1所述的高速D触发器，其特征在于所述第二锁存器（2）包括第三差分电路Q9，Q10、第四差分电路Q13，Q14和第二交叉耦合电路Q11，Q12，该第三差分电路Q9，Q10的集电极与第二交叉耦合电路Q11，Q12的集电极相连，第四差分电路中的Q13集电极与第三差分电路Q9，Q10的发射极相连，第四差分电路中Q14集电极与第二交叉耦合电路Q11，Q12的发射极相连。 

4.根据权利要求1所述的高速D触发器，其特征在于第一电流源电路（4a）包括晶体管Q7、晶体管Q8以及电阻R5；晶体管Q7的基极与晶体管Q8的基极相连后与电阻R5相连，构成第一镜像电流源；晶体管Q8的集电极与第二差分电路Q5，Q6的发射极相连。 

5.根据权利要求1所述的高速D触发器，其特征在于第二电流源电路（4b）包括晶体管Q15、晶体管Q16以及电阻R6；晶体管Q15的基极与晶体管Q16的基极相连后与电阻R6相连，构成第二镜像电流源；晶体管Q16的集电极与第四差分电路Q13，Q14的发射极相连。 

6.根据权利要求2或3或4或5所述的高速D触发器，其特征在于所述第一锁存器（1）、第二锁存器（2）、预置电路（3）、第一电流源电路（4a）和第二电流源（4b）中的所有的晶体管，均采用异质结双极晶体管HBT。