[发明专利]一种低功耗并行FIR数字滤波器的设计方法

说明书

技术领域

本发明属于数字集成电路领域，具体涉及一种低功耗并行FIR数字滤波器的设计方法。

背景技术

FIR(Finite Impulse Response)数字滤波器是数字信号处理系统中最常用的基本部件之一，广泛应用于无线通信、视频与图像处理等场合。一些应用如视频与图像处理需要FIR滤波器工作在高频时钟下，然而其他应用如无线移动通信里的MIMO系统则需要FIR滤波器拥有高吞吐率和低功耗。并行处理技术可以有效的提高吞吐率和降低功耗。然而传统的并行FIR数字滤波器由于占用较多的硬件资源而并不实用，因此降低并行FIR数字滤波器的硬件实现复杂度成为过去十几年来的研究热点。

一个2路并行FIR滤波器如图1所示。传统的2路并行滤波器需要4个长度为N/2的子滤波器，2个后处理加法器，1个延迟单元，总共需要2N个乘法器和(2N-2)个加法器。

一个3路并行FIR滤波器如图2所示。传统的3路并行滤波器需要9个长度为N/3的子滤波器，6个后处理加法器，3个延迟单元，总共需要3N个乘法器和（3N-3）个加法器。

目前，针对传统并行FIR数字滤波器设计结构的优化方法主要是快速FIR算法（Fast FIR Algorithm，简称FFA算法），快速FIR算法在传统算法的基础上通过采用特定的多项式方法降低实现所需的子滤波器数目，从而降低实现复杂度。在快速FIR算法的基础上，也产生了很多进一步优化的方法。比如利用快速线性卷积，首先一个长卷积被分解为若干短卷积，短卷积则用快速线性卷积实现。即规模较大的并行滤波结构可以通过规模较小的并行滤波结构级联或者迭代构造。

然而以往的设计方法都采用了相同的FFA滤波结构，都没有考虑线性相位FIR滤波器系数的对称性。在实现串行FIR滤波器时，利用滤波器系数的对称性，可以降低一半的乘法器数量。这一思想同样可以应用到并行 FIR 滤波器的设计中。因此传统和现有算法仍然有优化和提升的空间。

发明内容

本发明的目的在于提出一种低功耗面积优化的并行FIR数字滤波器的设计方法。

本发明提供的一种低功耗并行FIR数字滤波器的设计方法，具体步骤如下：

（1）确定并行滤波器整体结构；

（2）确定子滤波器实现结构；

（3）确定乘法器和加法器实现方案，得到低功耗并行FIR数字滤波器；

其中，步骤（1）所述确定并行滤波器整体结构时，利用线性相位FIR数字滤波器的系数对称性，采用多项式分解方法使全部子滤波器具有对称系数，降低实现所需的乘法器数目； 

考虑一个N抽头的FIR滤波器，可以表示为：

                                                                                 (1)

{x(n)}是无限长输入序列，{h(n)}是长度为N的FIR滤波器系数，具有对称性（线性相位）。传统的L路并行的FIR滤波器可以表示为：     

                               (2)                                  

    其中，,,,

其中，p,q,r=0,1,2,…,L-1。由公式(2)可看出，一个传统的L路并行FIR滤波器需要L2个子滤波器，每个子滤波器的长度为N/L。

由公式（2）得，一个传统2路并行FIR滤波器可以表示为：

                                   （3）

也即：                              

                                                      （4）

其中，为第1路输入信号序列的Z变换,为第2路输入信号序列的Z变换, 为第1路输出信号序列的Z变换,为第2路输出信号序列的Z变换,为子滤波器1的系数（为滤波器的冲激响应）的Z变换，也称子滤波器1的传递函数。为子滤波器2的系数的Z变换，也称子滤波器2的传递函数。

同样由公式（2），一个传统3路并行FIR滤波器可以表示为：

                                                （5）