[发明专利]电阻式存储元件

说明书

技术领域

本发明是有关于一种半导体元件，且特别是有关于一种电阻式存储元件。

背景技术

非易失性存储体具有存入的数据在断电后也不会消失的优点，因此是许多电器产品维持正常操作所必备的存储元件。目前，电阻式随机存取存储体（resistive random access memory，RRAM）是业界积极发展的一种非易失性存储体，其具有写入操作电压低、写入抹除时间短、存储时间长、非破坏性读取、多状态存储、结构简单以及所需面积小等优点，在未来个人电脑和电子设备上极具应用潜力。

然而，在大量生产RRAM之前，仍有许多挑战亟待克服。其中一个挑战是RRAM的操作电流-电压（I-V）特性的变异，所述变异是来自顶电极与底电极之间的多个可能的导电细丝（filament）形成路径。较大的电极会产生较多可能的导电细丝形成路径，其会增加RRAM的操作I-V特性的变异。为了使这些变异减到最少，最直接的作法就是缩小电极。然而，由于微影解析度的限制，很难进一步地缩小电极。

另一方面，传统RRAM的制造方法至少需要两个图案化步骤。首先，进行第一个图案化步骤，于介电层中形成导体插塞。接着，进行第二个图案化步骤，于导体插塞上形成由底电极、可变电阻层以及顶电极所构成的可变电阻记忆胞。两个不同的图案化步骤具有各自的关键尺寸（critical dimension；CD）变异。此外，需要考虑两个图案化步骤之间的对准误差。上述两个原因将增加电阻式记忆胞的尺寸。

发明内容

有鉴于此，本发明的目的在于提供一种电阻式存储元件，可减少其I-V特性的变异并缩小其记忆胞尺寸。

本发明提供一种电阻式存储元件，其包括介电层、导体层、底电极、顶电极及可变电阻层。介电层配置于基底上。介电层具有由下部开口与上部开口所构成的第一开口。导体层填满下部开口。底电极配置于上部开口的底面与至少部分侧壁上。顶电极配置于上部开口中。可变电阻层配置于底电极与顶电极之间。

在本发明的一实施例中，上述的下部开口与上部开口的侧壁切齐。

在本发明的一实施例中，上述的底电极裸露出上部开口的侧壁的上部分。

在本发明的一实施例中，上述的底电极于上部开口的侧壁上的厚度小于底电极于上部开口的底面上的厚度。

在本发明的一实施例中，上述的介电层更具有第二开口，导体层更填满第二开口。

在本发明的一实施例中，上述的第一开口及第二开口贯穿介电层。

在本发明的一实施例中，上述的电阻式存储元件还包括金属层，所述金属层配置于介电层上并与顶电极及第二开口中的导体层电性连接。

在本发明的一实施例中，上述的底电极配置于上部开口的底面与整个侧壁上。

在本发明的一实施例中，上述的底电极于上部开口的侧壁上的厚度等于底电极于上部开口的底面上的厚度。

在本发明的一实施例中，上述的可变电阻层更延伸配置于第一开口周围的介电层上。

在本发明的一实施例中，上述的介电层更具有第二开口，导体层更填满第二开口。

在本发明的一实施例中，上述的第一开口及第二开口贯穿介电层。

在本发明的一实施例中，上述的可变电阻层裸露出第二开口中的导体层。

在本发明的一实施例中，上述的电阻式存储元件还包括金属层，所述金属层配置于介电层上并与顶电极及第二开口中的导体层电性连接。

在本发明的一实施例中，上述的导体层与介电层下方的另一导体层电性连接。

在本发明的一实施例中，上述的另一导体层包括掺杂区、多晶硅层或金属层。

基于上述，本发明的电阻式存储元件是通过自对准工艺而形成的，因此可避免现有的对准误差问题，轻易达成小元件尺寸的需求。此外。由于本发明的电阻式存储元件具有较小的顶电极，因此可减少可能的导电细丝形成路径，降低RRAM的操作I-V特性的变异。

为让本发明的上述特征和优点能更明显易懂，下文特举实施例，并配合所附图式作详细说明如下。

附图说明

图1A至1E为依据本发明第一实施例所绘示的电阻式存储元件的制造方法的剖面示意图。

图2A至2E为依据本发明第二实施例所绘示的电阻式存储元件的制造方法的剖面示意图。

其中，附图标记说明如下：

10、20：电阻式存储元件

100、200：基底

101、201：掺杂区

102、202：介电层

103、203：下部开口

104、204：第一开口