[发明专利]封装结构及封装方法

说明书

技术领域

本发明涉及封装结构及封装方法技术领域，特别涉及一种能降低封装应力的封装结构及封装方法。

背景技术

随着集成电路(Integrated Circuit)技术的飞快发展，相应的封装技术亦不断地达到前所未有、创新的技术水准。当前IC裸晶、封装基板及电路板等组件对外进行电性连接的锡球(solder ball)、凸块(stud)、焊垫(pad)或电性连接接点不仅数量越来越多、尺寸越来越小，所述锡球、凸块接点之间的距离亦同样地不断缩减(fine pitch)，以符合当前电子产品体积不断地缩小的设计趋势。同样地，封装基板、电路板的厚度亦越来越薄。

一般而言，目前为符合高积集度的封装需求，芯片倒装封装(Flip-Chip)为主要采用的技术。早期采用锡球的直径(高度bump height)，大约为100μm，随着集成电路积集度的不断提高，封装密度亦持续攀升。当前一般业界多已采用凸块，并且若为球型则直径约在30μm-50μm，而任何类型的凸块则高度约在20-30μm之间。如图1所示，现今芯片倒装封装(Flip-Chip)中，IC裸晶1包括多个焊垫(附图中未显示)，先将多个直径为30μm-50μm或高度为20μm -30μm左右的凸块(stud)2形成在IC裸晶1的表面。硬性封装基板3上下表面皆具有多个封装焊垫(附图中未显示)。IC裸晶1透过上表面的所述凸块(stud)2与硬性多层封装基板3的所述封装焊垫接触，实施加压或加热的工艺后，以进行对IC裸晶1封装。所述凸块(stud)2之间间隔(pitch)大约是100μm左右，根据设计要求所需，当前凸块(stud)2之间间隔(pitch)甚至可能小至50μm。

如图1所示，硬性电路板(PCB)4上表面具有多个电性连接接点(附图中未显示)。接着，硬性多层封装基板3通过锡球5与硬性电路板4上表面的所述电性连接接点接触后，实施加压或加热工艺后，以使IC裸晶1通过硬性封装基板3与硬性电路板4接合。

如前所述，当锡球(solder ball)、凸块(stud)、焊垫(pad)或电性连接接点数量尚不多，且硬性多层封装基板3、硬性电路板4相对地具有相当的厚度，如图1所示，实施加压或加热工艺，进行硬性多层封装基板3对IC裸晶1封装或进行硬性多层封装基板3与硬性电路板4接合，各组件尺寸误差容许值较大，然而更重要的问题是，如图所示，由于硬性多层封装基板3必然存在厚度不均、不平坦或者因电路设计而金属层、介电层分布不可能平均，其表面也不平坦的情形，同样地硬性多层封装基板3，硬性电路板4必然存在厚度不均、不平坦或者因电路设计而金属层、介电层分布不可能平均，其表面也不平坦的情形。

一般而言，Flip-Chip技术中，凸块或锡球接合工艺对硬性多层封装基板3与硬性电路板4施加的压力可达1-10kgf／cm2，对凸块2、硬性多层封装基板3、硬性电路板4及锡球5等材料而言均为不小的压力。因此，进行前述封装及接合时，硬性多层封装基板3与硬性电路板4必因多个凸块2或多个锡球5的接合，所承受一定程度的应力。前述程度的应力在其相对其他组件具有尺寸较为大的厚度时，并不会对多层封装基板3与电路板4产生明显的影响。而现有技术将凸块2先形成在封装基板3上后实施加压或加热工艺，进行对IC裸晶1封装。其目的仅在消除对IC裸晶1所造成的损伤。

再者，进行前述封装及接合时，出现如图中所示因IC裸晶1、多层封装基板3及电路板4皆为硬性、具备刚性组件，而硬性多层封装基板3，硬性电路板4必然存在厚度不均、不平坦或者因电路设计而金属层、介电层分布不可能平均，其表面也不平坦的情形，即便凸块2或锡球5制作得再精细，多个凸块2之间或多个锡球5之间一定会存在大小尺寸形状等的差异，因而导致空焊、冷焊的情形。

请参阅图2，现有技术中锡球(solder ball)、凸块(stud)、焊垫(pad)或电性连接接点数量越来越多，且硬性封装基板、硬性电路板越来越薄，组件封装接合完成状的态。如图2所示，在芯片倒装封装(Flip-Chip)工艺中，IC裸晶1具有多个第一焊垫(pad)11，硬性封装基板3上表面具有多个第二焊垫31，下表面具有多个第三焊垫32。硬性电路板4上表面具有多个电性连接接点41。