[发明专利]浅沟槽隔离结构及其形成方法

说明书

本发明公开一种浅沟槽隔离结构及其形成方法，其浅沟槽隔离结构包含一上绝缘部与一下绝缘部，该下绝缘部包含一第一绝缘体以及位于该第一绝缘体周围的一绝缘层，该上绝缘部包含一第二绝缘体以及位于该第二绝缘体周围的一缓冲层，部分的该缓冲层中介于该第一绝缘体与该第二绝缘体之间，且该缓冲层的外周壁与该第一绝缘体的周壁齐平。

技术领域

本发明涉及一种浅沟槽隔离结构(shallow trench isolation,S TI)的形成方法，更具体言之，其涉及一种可减少流体化学气相沉积(flowable chemical vapordeposition,FCVD)制作工艺对于硅基底的消耗的浅沟槽隔离结构形成方法。

背景技术

增加电路元件以及互连结构的密度一直是半导体技术中存在的挑战之一。为了避免产生不必要的电路互连，一般业界现有的作法是在电路的间隙或沟槽中填入电性绝缘材料来使电路元件在物理上及电性上彼此隔绝。浅沟槽隔离结构(shallow trenchisolation,STI)即是此种广泛使用在集成电路中的隔离结构之一，其可使基底上所形成相邻的半导体元件彼此电绝缘。在互补金属氧化物半导体(CMOS)电路的应用中，浅沟槽隔离结构一般会形成在掺杂阱中的NMOS晶体管与PMOS晶体管之间来抑止该些相邻元件之间漏电流的发生，或是避免会导致CMOS元件失效的拴锁现象(latch-up)发生。浅沟槽隔离结构同时也应用在鳍状场效晶体管的制作中，用以使各鳍状结构相互隔离。

然而，随着电路的密度增加，沟槽的宽度也会随之减小，导致沟槽的深宽比增加，使得沟槽的填充变得更为困难。如果沟槽有不完全填充的情形发生时，沟槽中将会产生非预期的空洞，其对于元件的运作会有不好的影响，例如空洞会使得杂质容易被捕陷在电绝缘材料之中，影响元件既有的电性。故此，随着半导体业界不断往元件密集设计的发展趋势，目前业界需要开发出新颖的方法来制作深宽比日益增加的浅沟槽隔离结构。

发明内容

为了制作深宽比日益增大的浅沟槽隔离结构，本发明的目的在于提供一种新颖的浅沟槽隔离结构及其形成方法，其特点在于采用流体化学气相沉积(flowable chemicalvapor deposition,FCVD)制作工艺来达到优良的沟槽填充效益，并且通过在沟槽中设置缓冲层的方式来制作出具有上下两个不连续绝缘部位的浅沟槽隔离结构。

根据本发明的一态样，其提供了一种新颖的浅沟槽隔离结构，包含下列部件特征：一上绝缘部与一下绝缘部位于一基底的沟槽中，其中该下绝缘部包含一第一绝缘体以及位于该第一绝缘体周壁及底面的一绝缘层，该上绝缘部包含一第二绝缘体以及位于该第二绝缘体周壁及底面的一缓冲层，部分的该缓冲层中介于该第一绝缘体与该第二绝缘体之间，且该缓冲层的外周壁与该第一绝缘体的周壁齐平。

根据本发明另一态样，其提供了一种新颖的浅沟槽隔离结构，包含下列部件特征：一上绝缘部与一下绝缘部位于一基底的沟槽中，其中该下绝缘部包含一第一绝缘体以及位于该第一绝缘体周壁及底面的一绝缘层，该上绝缘部包含一第二绝缘体以及位于该第二绝缘体周壁的一缓冲层，该第一绝缘体与该第二绝缘体相接，且该缓冲层的外侧壁与该第一绝缘体的周壁齐平。

根据本发明又一态样，其提供了一种形成浅沟槽隔离结构的方法，包含下列步骤：在一基底中形成沟槽、在该沟槽的下部中填入一第一绝缘层并在该沟槽的上部界定出一凹部、在该凹部的侧壁上形成一缓冲层、在该凹部中填入一第二绝缘层、以及进行一蒸汽退火制作工艺使得该第一绝缘层周围的该基底转变为一氧化层。

无疑地，本发明的这类目的与其他目的在阅者读过下文以多种图示与绘图来描述的较佳实施例细节说明后将变得更为显见。

附图说明

本说明书含有附图并于文中构成了本说明书的一部分，以使阅者对本发明实施例有进一步的了解。该些图示描绘了本发明一些实施例并连同本文描述一起说明了其原理。在该些图示中：

图1～图7绘示出根据本发明第一实施例一浅沟槽隔离结构的制作流程的截面示意图；