[发明专利]非易失性存储器件和存储器系统及其编程方法和控制方法

说明书

根据示范性实施例，一种非易失性存储器件：第一存储单元，被配置成存储第一数据样式；第二存储单元，被配置成被使用编程电压编程；和，耦合编程控制单元。耦合编程控制单元可以被配置成执行用于验证第一存储单元是否被利用第一数据样式编程的验证操作。所述验证操作可以给第一存储单元提供对应于第一数据样式的验证电压。耦合编程控制单元可以被配置成当第一存储单元上的验证操作指示通过时结束编程第二存储单元。

相关申请的交叉引用

本申请要求2012年1月19日递交的第10-2012-0006098号韩国专利申请的优先权，所述申请的公开内容通过引用被全部包含于此。

技术领域

本发明概念的示范性实施例涉及半导体存储器件，更具体地，涉及包括耦合编程(coupling program)控制单元的非易失性存储器件、和/或操作该器件的方法。

背景技术

半导体存储器件可以包括例如DRAM和/或SRAM的易失性存储器。半导体存储器件也可以包括例如EEPROM、FRAM、PRAM、MRAM、快闪存储器等的非易失性存储器。易失性存储器在断电时可能丢失其中存储的数据，而非易失性存储器即使在断电时也可以保持其中存储的数据。具体来说，快闪存储器件可以具有例如高编程速度、低功耗、海量存储容量等的优点。由于这个原因，快闪存储器件可以被广泛用作计算机系统的存储介质。

快闪存储器件可以每存储单元(memory cell)存储单比特数据或者两个或更多个数据比特(或者称作多比特数据)。每存储单元存储单比特数据的快闪存储器件可以被称作SLC快闪存储器件，并且根据阈值电压分布可以具有擦除状态和一个编程状态。每存储单元存储多比特数据的快闪存储器件可以被称作MLC快闪存储器件，并且根据阈值电压分布可以具有擦除状态和多个编程状态。

在MLC快闪存储器件中，保障编程状态之间的读取裕量(read margin)很重要。但是，阈值电压在编程时由于各种因素所致可能变化。

发明内容

根据本发明概念的示范性实施例，一种快闪存储器件包括：第一存储单元，被配置成存储第一数据样式；第二存储单元，被配置成使用编程电压编程；和耦合编程控制单元。耦合编程控制单元被配置成执行用于验证第一存储单元是否被利用第一数据样式编程的验证操作。所述验证操作可以给第一存储单元提供对应于第一数据样式的验证电压。耦合编程控制单元被配置成当第一存储单元上的验证操作指示通过时结束编程第二存储单元。

耦合编程控制单元可以被配置成当第一存储单元上的验证操作指示失败时继续编程第二存储单元。

存储器控制器可以被连接到第一存储单元和第二存储单元。第二存储单元可以是不具有从存储器控制器提供的数据样式的伪存储单元。

第一存储单元可以被连接到第一字线，并且第二存储单元可以被连接到第二字线。

第一字线和第二字线可以彼此相邻。

第一存储单元可以被连接到第一位线，并且第二存储单元可以被连接到第二位线。

第一位线和第二位线可以彼此不同。

第一数据样式可以具有多级数据样式的最高阈值电压。

根据本发明概念的示范性实施例，一种编程非易失性存储器件的方法可以包括：编程第一存储单元；执行验证操作来验证第二存储单元是否被利用第一数据样式编程，并且，当第二存储单元上的验证操作指示通过时，终止编程第二存储单元。所述验证操作可以包括给第一存储单元提供对应于第一数据样式的验证电压。当第二存储单元上的验证操作指示通过时，可以终止编程第二存储单元。

所述方法还可以包括当第二存储单元上的验证操作指示失败时，继续编程第一存储单元；并且把编程电压供应给第一存储单元，直到第二存储单元上的所述验证操作通过为止。