[发明专利]非易失性存储装置的读出电路

说明书

技术领域

本发明涉及可电擦写的非易失性存储装置的读出电路。

背景技术

图5示出了以往的FLOTOX型的非易失性存储装置。在以往的FLOTOX型的非易失性存储装置中，将分别与由NMOS晶体管54、55构成的电流负载电路和由NMOS晶体管64、65构成的电流负载电路连接的一个存储元件51、和一个虚设存储元件61所产生的电流分别转换为电压。在由NMOS晶体管56、66、70和PMOS晶体管57、67构成的电压比较电路中对该转换后的电压进行比较，判别数据的0和1。

存储元件51取耗尽状态和增强状态这二值。根据其状态的不同，电压比较电路的存储元件侧的输入节点的电压发生变化。因此，通过将该电压与电压比较电路的虚设存储元件61侧的输入节点的基准电压进行比较，判别数据的0和1。

一般而言，在FLOTOX型的非易失性存储装置中重复数据的擦写时，隧道氧化膜的膜质劣化，耗尽状态与增强状态的阈值之差变小。在整个使用温度范围、使用电源电压范围内都要求读出数据的读出电路中，如果阈值之差如上所述那样变小，则数据0和1的判别困难，无法在使用温度范围、使用电源电压范围内进行数据0和1的判别。即，用于判别数据0和1的读出裕度变小。

发明内容

为了解决上述课题，本发明的非易失性存储装置的读出电路采用了如下结构。

非易失性存储装置的读出电路具有：存储元件，其源极与接地电压连接，栅极与第一存储元件选择开关的一端连接；选通晶体管，其源极与存储元件的漏极连接，栅极由选通选择控制信号控制；第二存储元件选择开关，其连接在选通晶体管与读出电路的输出端子之间；第一NMOS晶体管，其是与流过存储元件的电流进行比较的基准电流源；作为电流镜源头的第一PMOS晶体管，其漏极与第一NMOS晶体管的漏极连接；作为第一PMOS晶体管的电流镜目标的第二PMOS晶体管，其漏极与读出电路的输出端子连接；以及第一偏置电流，其向第一NMOS晶体管的栅极和存储元件的栅极提供偏置电压。

根据本发明的非易失性存储装置的读出电路，用同一电压来控制存储元件和与流过存储元件的电流进行比较的基准电流源的NMOS晶体管各自的栅极，并且追加了虚设晶体管和虚设开关，由此，使用温度范围和使用电源电压范围内的特性波动变小。即，得到这样的效果：用于判别数据0和1的读出裕度大。

此外，与以往的电路结构相比，能够实现因电路元件数的减少所带来的小面积化，具有降低成本的效果。

附图说明

图1是示出第一实施方式的非易失性存储装置的读出电路的电路图。

图2是示出第二实施方式的非易失性存储装置的读出电路的电路图。

图3是示出第三实施方式的非易失性存储装置的读出电路的电路图。

图4是示出第四实施方式的非易失性存储装置的读出电路的电路图。

图5是示出以往的非易失性存储装置的读出电路的电路图。

标号说明

10：电源电压

20：接地电压

30、40：偏置电路

11、51：存储元件

具体实施方式

<第一实施方式>

图1是示出第一实施方式的非易失性存储装置的读出电路的电路图。

第一实施方式的非易失性存储装置的读出电路具有存储元件11、选通晶体管（select gate transistor）12、存储元件选择开关14和15、NMOS晶体管21、PMOS晶体管13和23以及偏置电路30。

存储元件11的源极与接地电压20连接，栅极与存储元件选择开关15连接。选通晶体管12的源极与存储元件11的漏极连接，栅极被输入选通选择控制信号17。存储元件选择开关14的一端与选通晶体管12的漏极连接，另一端与读出电路的输出端子SAOUT连接。NMOS晶体管21的源极与接地电压20连接，漏极与PMOS晶体管23的漏极连接。以电流镜方式相连的PMOS晶体管13和PMOS晶体管23的输入与NMOS晶体管21的漏极连接，输出与输出端子SAOUT连接。偏置电路30的输出端子与NMOS晶体管21的栅极连接，并且经由存储元件选择开关15与存储元件11的栅极连接。