[发明专利]非易失性存储装置的读出电路有效
| 申请号： | 201310021003.9 | 申请日： | 2013-01-21 |
| 公开（公告）号： | CN103219044B | 公开（公告）日： | 2017-03-01 |
| 发明（设计）人： | 佐藤丰 | 申请（专利权）人： | 精工半导体有限公司 |
| 主分类号： | G11C16/26 | 分类号： | G11C16/26 |
| 代理公司： | 北京三友知识产权代理有限公司11127 | 代理人： | 李辉,黄纶伟 |
| 地址： | 日本*** | 国省代码： | 暂无信息 |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | |||
| 搜索关键词： | 非易失性 存储 装置 读出 电路 | ||
1.一种可电擦写的非易失性存储装置的读出电路，其特征在于，该读出电路具有：
存储元件，其源极与接地电压连接，栅极与第一存储元件选择开关的一端连接，所述第一存储元件选择开关由存储元件选择控制信号控制；
选通晶体管，其源极与所述存储元件的漏极连接，栅极由选通选择控制信号控制；
由存储元件选择控制信号控制的第二存储元件选择开关，其一端与所述选通晶体管的漏极连接，另一端与所述读出电路的输出连接；
第一NMOS晶体管，其是与流过所述存储元件的电流进行比较的基准电流源；
电流镜电路，其具备第一PMOS晶体管和第二PMOS晶体管，所述第一PMOS晶体管的栅极和漏极与所述第一NMOS晶体管的漏极连接，所述第二PMOS晶体管的栅极与所述第一PMOS晶体管的栅极连接，所述第二PMOS晶体管的漏极与所述读出电路的输出连接；以及
第一偏置电路，其输出端子与所述第一NMOS晶体管的栅极以及所述第一存储元件选择开关的另一端连接。
2.根据权利要求1所述的非易失性存储装置的读出电路，其特征在于，该读出电路还具有：
第二NMOS晶体管，其设置于所述第一NMOS晶体管与所述第一PMOS晶体管之间；
第三NMOS晶体管，其设置于所述第二存储元件选择开关与所述读出电路的输出之间；以及
第二偏置电路，其向所述第二NMOS晶体管和第三NMOS晶体管的栅极提供偏置电压。
3.根据权利要求2所述的非易失性存储装置的读出电路，其特征在于，
该读出电路还具有设置于所述第一NMOS晶体管与所述第二NMOS晶体管之间的第四NMOS晶体管，该第四NMOS晶体管的栅极由虚设栅极控制信号控制。
4.根据权利要求3所述的非易失性存储装置的读出电路，其特征在于，
所述第四NMOS晶体管是特性与所述选通晶体管相同的晶体管。
5.根据权利要求3或4所述的非易失性存储装置的读出电路，其特征在于，该读出电路具有：
由第一虚设开关控制信号控制的第一虚设开关，其一端与所述第一偏置电路的输出连接，另一端与所述第一NMOS晶体管的栅极连接；以及
由第二虚设开关控制信号控制的第二虚设开关，其一端与所述第二NMOS晶体管的源极连接，另一端与所述第四NMOS晶体管的漏极连接。
6.根据权利要求5所述的非易失性存储装置的读出电路，其特征在于，
所述第一存储元件选择开关和所述第一虚设开关由具有相同特性的开关构成，
所述第二存储元件选择开关和所述第二虚设开关由具有相同特性的开关构成。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于精工半导体有限公司，未经精工半导体有限公司许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/pat/books/201310021003.9/1.html，转载请声明来源钻瓜专利网。
