[发明专利]用于部件封装件的装置和方法

说明书

本发明提供了一种部件封装件和形成方法。第一部件封装件可包括第一半导体器件，具有附接至第一半导体器件的两侧的一对中介件。每个中介件可包括形成在其中的迹线以提供电连接至形成在各中介件的表面上的导电部件。多个通孔可提供将中介件相互电连接。第一中介件可提供至印刷电路板或者后续半导体器件的电连接。第二中介件可提供至第二半导体器件和第二部件封装件的电连接。第一和第二部件封装件可组合以形成封装件层叠(“PoP”)结构。本发明还提供了用于部件封装件的装置和方法。

技术领域

本发明涉及半导体技术领域，更具体地，涉及用于部件封装件的装置和方法。

背景技术

集成电路(“IC”)的尺寸、形成、密度和封装的改进已经引导半导体产业经历快速成长。集成密度的改进已经使得IC部件尺寸减小，这使得更多部件集成到给定区域内。

提高电路密度的一种改进是两个IC管芯在相互的顶部上堆叠(一个管芯叠在另一个管芯上)以形成称作的三维(“3D”)IC。在典型3D IC形成工艺中，两个管芯接合在一起并且电连接形成每个管芯和衬底上的接触焊盘之间。例如，两个管芯在相互的顶部上堆叠并且位于下面的管芯连接至衬底。衬底中的通孔(“TV”)将管芯与衬底的反面上的导电焊盘连接。然后，可用电连接将导电焊盘连接至印刷电路板(“PCB”)等等。

提高电路密度的另一种3D封装件称为“封装件层叠”(“PoP”)结构，其中连接至各自的衬底的多个管芯可“堆叠”在相互的顶部上并且连接在一起。为了形成PoP结构，第一管芯电连接至第一衬底以形成第一电路。第一电路包括第一连接点用于连接至第二电路。第二电路包括第二管芯以及在其每侧上具有连接点的衬底。第一电路堆叠并且电连接在第二电路的顶部上以形成PoP结构。然后，可使用电连接将PoP结构电连接至PCB等。

存储电路与各种其他电路部件堆叠在3D IC中以形成存储模块。这些存储模块可通常包括逻辑电路、一个或者多个处理器或者一个或者多个应用处理器单元(“APU”)，可能开发成用户定义的专用集成电路(“ASIC”)。设置在3D IC中的存储器模块通常包括连接至衬底的APU，并且TV将APU连接至衬底的反面上的焊盘。TV增加了3D IC的总高度以及3D IC的设计和制造复杂度。TV还降低了存储电路的产量。

发明内容

为了解决现有技术中所存在的问题，根据本发明的一个方面，提供了一种装置，包括：

第一半导体器件；

第二半导体器件；

第一再分布层(RDL)，电连接至所述第一半导体器件的第一侧；

第二RDL，设置在所述第一半导体器件的第二侧，所述第二RDL与所述第二半导体器件电连接；

第一材料，设置在所述第一RDL和所述第二RDL之间；以及

多个通孔，延伸穿过所述第一材料，所述多个通孔将所述第一RDL与所述第二RDL电连接。

在可选实施例中，所述多个通孔延伸穿过与所述第一半导体器件相邻的一个或者多个区域中的所述第一材料。

在可选实施例中，所述通孔由选自由铜、铝、金、钨和它们的组合所组成的组中的材料来制造。

在可选实施例中，所述第一半导体器件是应用处理器单元。

在可选实施例中，所述第二半导体器件是存储器IC管芯。

根据本发明的另一个方面，还提供了一种装置，包括：

第一封装部件，所述第一封装部件包括：

第一半导体器件，具有第一侧和第二侧；

第一再分布层(RDL)，电连接至所述第一半导体器件的所述第一侧；