[发明专利]测试装置及测试方法

说明书

技术领域

本发明涉及一种测试装置及测试方法，尤指一种用于测试半导体组件的测试装置及测试方法。

背景技术

随着电子产品向轻薄短小高密度发展，电子产品功能多样化与体积轻薄化的需求与日俱增，伴随着半导体工艺技术的进步，在一定面积上整合更多电子零件与功能遂成为电子产品的趋势，所以遂将芯片立体堆栈化整合为三维集成电路(3D IC)芯片堆栈技术。

目前三维集成电路芯片堆栈技术是将不同功能、性质或基板的芯片，各自采用最合适的工艺分别制作后，再利用硅穿孔(Through-Silicon Via,TSV)技术进行立体堆栈整合(即所谓的2.5D IC技术)，以有效缩短线路传导路径的长度，因而能降低导通电阻，且能减少芯片面积，进而具有体积小、高整合度、高效率、低耗电量及低成本等优点，并同时符合数字电子轻薄短小的需求。

其中，三维集成电路芯片结构(或2.5D IC)的工艺中，为避免不良品的增加影响产率，构装前的先行过滤出电性功能不良的芯片为量产的关键，且具有TSV的半导体组件的电性测试更为关键，因此封装前晶圆针测(chip probe,CP)尤其重要。

如图1A及图1B所示，将一具导电硅穿孔90的晶圆基板9结合一芯片8进行封装前晶圆针测(CP)，其方式为将一待测组件7（即芯片8与具导电硅穿孔90的晶圆基板9）置放于一测试装置1上，该测试装置1具有一基座10与一上盖11，且通过气压接合方式，使该基座10、待测组件7与上盖11相密合，以令该上盖11的弹簧针(PogoPin)110电性连接该晶圆基板9上侧的电性接点91，且该基座10的线路100与导电凸块101电性连接该晶圆基板9下侧的电性接点92，以通过另一组弹簧针（图略）接触该导电凸块101而进行测试，以形成双面（上、下侧）针测电路回路L1及L2。

然而，一般具导电硅穿孔90的晶圆基板9的厚度偏薄，约10至180μm，所以于晶圆针测中，当该弹簧针110下压时，该晶圆基板9容易破碎。

此外，由于该晶圆基板9并未确实与该基座10牢固结合，使用气压接合的方式时，更容易损伤该晶圆基板9。

此外，现有测试装置1中，因气压接合方式的对位较不准确，所以该待测组件7与测试装置1所形成的双面针测电路回路L1,L2容易发生对位失准的问题。

因此，如何克服现有技术中的种种问题，实已成目前亟欲解决的课题。

发明内容

鉴于上述现有技术的缺点，本发明的主要目的在于揭露一种测试装置及测试方法，通过该弹性导电区的设计，仅需施以微小压力即可固定该待测组件，因而能避免该待测组件破碎。

本发明的测试装置包括：承载件，其具有相对的第一表面及第二表面，且该第一表面具有弹性导电区，以供设置至少一待测组件；以及测试件，于测试时与该弹性导电区电性连接。

本发明还揭露一种测试方法，包括：提供一包含承载件及测试件的测试装置，该承载件具有相对的第一表面及第二表面，且该第一表面具有弹性导电区；设置至少一待测组件于该弹性导电区上；以及令该测试件电性连接该待测组件与该承载件，使该承载件、待测组件及测试件形成电性回路。

前述的测试方法中，是将该测试件碰触该待测组件以电性连接该待测组件。

前述的测试方法中，该承载件与该测试件通过线路进行电性连接。

前述的测试装置及测试方法中，该承载件由一环座与一导电层所构成，该导电层位于该环座上，且该导电层的一侧做为该弹性导电区。其中，该环座具有供置放该导电层的定位部，例如，形成于该环座的内环面上的阶状结构。

前述的测试装置及测试方法中，该承载件由一板座与一形成于该板座上的导电层所构成。

另外，前述的测试装置及测试方法中，该测试件具有电性连接该待测组件的探测部，以通过碰触该待测组件而电性连接该待测组件。

由上可知，本发明的测试装置及测试方法，通过该弹性导电区的设计，所以仅需施以微小压力即可固定该待测组件，因而能避免该待测组件破碎，且因该弹性导电区为一整面导电体，所以当该待测组件的电性接点产生偏移，该些电性接点仍全部接触该弹性导电区，因而该待测组件无对位的问题。

此外，当该待测组件的电性接点高度不一致时，仍可通过微小下压力，使高度较高的电性接点咬入该弹性导电区中，而高度较低的电性接点接触该弹性导电区表面，所以全部电性接点均能接触该弹性导电区，以维持电性连接品质的稳定性。

附图说明

图1A至图1B为现有测量装置与待测组件的测试方法的侧视示意图；

图2A为本发明的测试装置的侧视示意图；