[发明专利]半导体器件及其制造方法

说明书

本发明公开了一种垂直沟道晶体管，所述垂直沟道晶体管包括：柱体，所述柱体形成在衬底之上；以及栅电极，所述栅电极形成在柱体的侧壁上，其中，所述柱体包括：源极区、在源极区之上的垂直沟道区、在垂直沟道区之上的漏极区、以及插入在垂直沟道区与漏极区之间的泄漏防止区。

相关申请的交叉引用

本申请要求2012年7月17日提交的申请号为10-2012-0077772的韩国专利申请的优先权，其全部内容通过引用合并于此。

技术领域

本发明的示例性实施例涉及一种半导体，更具体而言，涉及一种垂直沟道晶体管及其制造方法，以及包括垂直沟道晶体管的半导体器件。

背景技术

大部分半导体器件包括晶体管。例如，诸如DRAM的存储器件的存储器单元包括诸如金属氧化物半导体场效应晶体管（MOSFET）的单元晶体管。一般地，MOSFET在半导体衬底中形成源极区/漏极区。这种MOSFET被称作为平面沟道晶体管。

由于半导体器件的集成度和性能的不断改善，MOSFET的制造技术正接近其物理极限。例如，随着存储器单元尺寸的减小，MOSFET的尺寸已经减小。因而，MOSFET的沟道长度也必然会减小。当MOSFET的沟道长度减小时，存储器件的特性会由于各种问题而退化。例如，数据保持性能会退化。

为了克服上述问题，提出了垂直沟道晶体管。垂直沟道晶体管具有形成在柱体的下部部分和上部部分中的源极区和漏极区。柱体成为沟道，并且在柱体的侧壁上形成垂直栅电极。

图1示出现有的垂直沟道晶体管。

参见图1，现有的垂直沟道晶体管包括柱体P、栅电介质层13以及栅电极14。柱体P包括源极区11B、漏极区11A以及垂直沟道区12。

源极区11B和漏极区11A可以经离子注入而分别形成在柱体P的下部部分和上部部分中，并且可以包括N型结区。

图2A和图2B是现有的垂直沟道晶体管的能带图。

参见图2A，随着硅柱体的尺寸减小，将垂直沟道晶体管形成为浮置类型，使得沟道通过N⁺区与本体隔离。在这种结构中，如图2B中所示，在晶体管操作期间产生的空穴不会逸出到本体，但是会聚集在沟道中，由此不断地增加沟道电位。

结果，阈值电压Vth会显著地变化，并且N⁺区的结泄漏增加，由此对DRAM的最重要特性之中的刷新特性产生不利影响。

发明内容

本发明的实施例涉及一种能通过减少结泄漏来改善刷新特性的半导体器件及其制造方法。

根据本发明的一个实施例，一种垂直沟道晶体管包括：柱体，所述柱体形成在衬底之上；以及栅电极，所述栅电极形成在柱体的侧壁上，其中，所述柱体包括源极区、在源极区之上的垂直沟道区、在垂直沟道区之上的漏极区以及插入在垂直沟道区与漏极区之间的泄漏防止区。

具体地，泄漏防止区可以包括含碳（C）的层，泄漏防止区可以包括碳化硅（SiC），漏极区可以包括硅，并且漏极区可以包括单晶硅。

根据本发明的另一个实施例，一种制造垂直沟道晶体管的方法包括以下步骤：在衬底之上形成柱体；以及在柱体的侧壁上形成栅电极，其中，柱体包括源极区、在源极区之上的垂直沟道区、在垂直沟道区之上的泄漏防止区以及漏极区。

具体地，形成柱体的步骤可以包括以下步骤：通过刻蚀衬底来形成柱体图案；在柱体图案的上部部分形成泄漏防止区；在泄漏防止区之上形成硅层；以及通过将杂质离子注入到硅层和柱体图案的下部部分中来形成漏极区和源极区。

此外，形成泄漏防止区的步骤可以包括：执行离子注入，所述离子注入被设定的目标是离柱体图案的表面预定的深度处，在柱体图案的表面执行离子注入，或者在柱体图案之上执行外延生长。