[发明专利]内嵌封装体的封装模块及其制造方法

说明书

技术领域

本发明是关于一种封装模块与封装体及其两者的制造方法，尤指一种经测试后确认功能良好的封装体(known good die package)、内嵌该封装体的封装模块、以及其两者的制造方法。

背景技术

随着电子产业的蓬勃发展，电子产品在型态上趋于轻薄短小，在功能上则逐渐迈入高功能、高性能、高速度化的研发方向。为了满足半导体装置的高积集度(Integration)以及微型化(Miniaturization)需求，其中所埋设的半导体芯片体积也随之微型化，因此半导体芯片上用于与外部电性连接的电极垫面积也同样缩小，此状况便增加半导体芯片电性连接与封装时的困难度。

上述半导体芯片电性连接与封装，通常是芯片载板制造业者将适用于半导体芯片的载板(如基板或导线架)交给半导体封装业者后，半导体封装业者将半导体芯片背面黏贴于封装基板顶面进行打线接合(wirebonding)，或者将半导体芯片主动面以覆晶接合(Flip chip)方式与封装基板接合，再于基板的背面植上焊料球与其它电子装置或被动元件进行电性连接。

然而，若上述封装过程中，欲将数个尺寸大小差距很大的半导体芯片进行封装时，则会因制程上难以一致控制而造成封装良率降低；抑或，因微型半导体芯片的封装不良、芯片载板内含短路或断路或者微型半导体芯片与载板电性连接不佳，而造成整体封装模块电性失效。

据此，若可以发展出一种封装技术，能够先行将微型半导体芯片封装，并经测试确定其为良品晶粒封装体(Known good die package)之后，再进一步将此封装体推叠于较大型的另一半导体芯片形成封装模块，将可以确保所制得的封装模块的良率与效能，同时亦可避免因微型芯片封装体内部路短路、断路或电性连接不良而造成整体封装模块无法作动。

发明内容

本发明的主要目的是在提供一种封装体及其制造方法，其中针对微型芯片进行封装，使用金属箔、离型膜与载板做为临时性基板，过程中先形成线路层后移除离型膜与载板，但可保留该金属箔并规划其形成另一线路层，如此可以无需如同现有使用芯片载板，便可透过简单且低成本的制程完成封装，且所得的封装体可先行经过测试确定其具有良好的效能，一旦进一步用于封装模块时，便可排除该封装体有问题的可能性。

为达上述目的，本发明的一态样提供一种封装体，具有一第一表面与一相对的该第二表面，且包括：一介电层，其一侧具有一芯片设置区；一第一线路层，设置于该介电层具有该芯片设置区的该侧，且具有一第一电性连接垫与一导电盲孔，其中，该导电盲孔贯穿该介电层并电性连接该第二线路层；一第二线路层，设置于该介电层的相反侧，且具有一第二电性连接垫；至少一第一半导体芯片，设置于该芯片设置区，且具有一第一主动面、一第一被动面、以及一位于该第一主动面的第一电极垫，其中，该第一电极垫电性连接该第一电性连接垫，且该第一被动面面向该第一表面；以及一第一封装材料，模封该第一半导体芯片、该第一线路层以及该第一电性连接垫与该第一电极垫两者之间的电性连接。

本发明上述封装体，可以使用下述方法进行制造，该方法可以包括以下步骤：提供一载板，其中，该载板表面具有一离型膜；于该离型膜表面形成一导电层；于该导电层表面形成一图案化的介电层，其中，该介电层具有一盲孔；于该介电层上形成一图案化的阻层，其中，该阻层具有一开口区，对应并显露该盲孔；于该开口区及该盲孔内形成一第一线路层，其中，该第一线路层具有一第一电性连接垫与一导电盲孔；移除该阻层，以显露一芯片设置区；于该芯片设置区上放置至少一第一半导体芯片，其中，该第一半导体芯片具有一第一主动面、一第一被动面、以及一位于该第一主动面的第一电极垫，且该第一半导体芯片的该第一被动面朝向该芯片设置区；电性连接该第一电极垫与该第一电性连接垫；以一第一封装材料模封该第一半导体芯片、该第一线路层以及该第一电性连接垫与该第一电极垫两者之间的电性连接；移除该载板以及该离型膜，以显露该导电层；以及图案化该导电层，以形成一第二线路层，其中，该第二线路层具有一第二电性连接垫。