[发明专利]薄膜晶体管、薄膜晶体管阵列面板及其制造方法

说明书

本发明提供了薄膜晶体管、薄膜晶体管阵列面板及其制造方法。根据本发明的示例性实施例的薄膜晶体管包括：栅电极；栅极绝缘层，位于栅电极上或位于栅电极下；沟道区域，与栅电极交叠，栅极绝缘层插设在沟道区域与栅电极之间；以及源极区域和漏极区域，相对于沟道区域彼此面对，位于与沟道区域相同的层中，并且连接到沟道区域，其中沟道区域、源极区域和漏极区域包括氧化物半导体，其中源极区域和漏极区域的载流子浓度大于沟道区域的载流子浓度。

技术领域

本发明涉及一种薄膜晶体管、薄膜晶体管阵列面板及其制造方法。

背景技术

薄膜晶体管（TFT）已经被用于诸如平板显示器的各种电子设备中。例如，薄膜晶体管已经被用作平板显示器诸如液晶显示器（LCD）、有机发光二极管（OLED）显示器和电泳显示器的开关元件或驱动元件。

通常，薄膜晶体管包括：栅电极，连接到传输扫描信号的栅线；源极电极，连接到数据线，该数据线传输施加到像素电极的信号；漏极电极，面对源极电极；以及半导体，电连接到源极电极和漏极电极。

为了更高的TFT性能，由半导体薄膜制造晶体管是决定薄膜晶体管的特性的重要因素。半导体通常包括硅（Si）。硅可根据结晶类型而分为非晶硅和多晶硅，其中非晶硅具有简单的制造工艺，但具有低电荷迁移率，使得利用非晶硅制造高性能薄膜晶体管存在限制，而多晶硅具有高电荷迁移率，但会需要结晶化多晶硅的复杂的额外工艺，从而增加了制造时间和成本。

为了补偿非晶硅和多晶硅的弱点和益处，已经尝试各种途径来制造利用氧化物半导体的薄膜晶体管，氧化物半导体具有比非晶硅更高的电子迁移率、高开/关比和高均匀性，但具有比多晶硅更低的成本。

然而，如果在薄膜晶体管的栅电极与源极电极或漏极电极之间产生寄生电容，尽管有以上各种途径，薄膜晶体管诸如开关元件的特性仍会恶化。

在此背景技术部分公开的以上信息仅用于增强对本发明背景的理解，因此它可以包含不构成对于本领域的普通技术人员而言在本国内已经知晓的现有技术的信息。

发明内容

本发明涉及改善包括氧化物半导体的薄膜晶体管的特性。此外，本发明涉及减少包括薄膜晶体管的薄膜晶体管阵列面板中由寄生电容引起的反冲电压和信号延迟。

本发明的示例性实施例提供一种薄膜晶体管。该薄膜晶体管包括栅电极。该晶体管还包括位于栅电极上或位于栅电极下的栅极绝缘层。该晶体管包括与栅电极交叠的沟道区域，栅极绝缘层插设在沟道区域与栅电极之间。该晶体管包括：源极区域和漏极区域，相对于沟道区域彼此面对，设置在与沟道区域相同的层中，并且连接到沟道区域，其中沟道区域、源极区域和漏极区域包括氧化物半导体，其中源极区域和漏极区域的载流子浓度大于沟道区域的载流子浓度。

本发明的示例性实施例提供一种制造薄膜晶体管阵列面板的方法。该方法包括在绝缘基板上形成栅电极。该方法还包括在栅电极上沉积栅极绝缘层。该方法包括在栅极绝缘层上形成半导体图案。该方法包括在半导体图案上形成与半导体图案交叉和交叠的蚀刻停止物。该方法包括处理半导体图案的暴露部分，从而在半导体的暴露部分中形成源极区域和漏极区域，其中源极区域和漏极区域的载流子浓度大于沟道区域的载流子浓度，沟道区域是半导体图案的被蚀刻停止物覆盖的部分。

本发明的示例性实施例提供一种制造薄膜晶体管阵列面板的方法。该方法包括在绝缘基板上形成包括氧化物半导体的半导体图案。该方法包括在半导体图案上沉积绝缘材料以形成绝缘材料层。该方法还包括在绝缘材料层上形成栅电极。该方法包括通过利用栅电极作为蚀刻掩模来图案化绝缘材料层，以形成栅极绝缘层并且暴露半导体图案的一部分。该方法包括处理半导体图案的暴露部分，以形成被栅电极覆盖的沟道区域以及形成关于沟道区域彼此面对的源极区域和漏极区域，其中源极区域和漏极区域的载流子浓度大于沟道区域的载流子浓度。