[发明专利]数字信号处理器及处理方法

说明书

技术领域

本发明有关于高效有限脉冲响应滤波器。

背景技术

数字信号处理器（Digital Signal Processor，DSP）能够使用涉及对许多组数据执行大量数学运算的算法，来执行许多种信号处理例如音频及/或视频信号处理。相比于通用微处理器，数字信号处理器能够执行较少范围的任务，但是能够以更少延迟、更少功耗来更高效地执行信号处理算法。这使得数字信号处理器适用于便携式装置，例如移动电话。数字信号处理器包含储存程序的程序存储器、储存待处理信息的数据存储器、以及至少一计算工具（computing engine），基于来自程序存储器的程序以及来自数据存储器的数据执行算术处理。由数字信号处理器高效执行的信号处理范例包含音频压缩与解压缩、图像压缩与解压缩、视频压缩与解压缩、信号滤波、频谱分析、调制、模式识别以及相关性分析。

发明内容

有鉴于此，本发明的目的在于提供一种能平行处理信号的数字信号处理器及处理方法。

依本发明一实施方式，揭示一种数字信号处理器，包含复数乘法累加单元，计算第一输入序列的数字与该第二输入序列的数字的该卷积来产生输出序列，该处理器包含：多个乘法器,每一乘法器进行两个实数的相乘来产生一个输出；多个复用器，将该第一输入序列和该第二输入序列的数字或者数字的实部和虚部指向该多个乘法器;控制电路，控制多个复用器基于第一输入序列的数字与第二输入序列的数字是复数还是实数，来将第一输入序列和第二输入序列的数字或者数字的实部和虚部指向多个乘法器，其中，当第一输入序列的数字是复数并且第二输入序列的数字是实数时，控制电路控制多个复用器将第一输入序列和第二输入序列的数字指向多个乘法器来平行地执行第一乘法与第二乘法，第一乘法将第一输入序列的第一复数与第二输入序列的实数相乘，并且第二乘法将第一输入序列的第二复数与第二输入序列的实数相乘；以及累加器，将第一乘法与第二乘法的乘积相加，来计算该卷积。

根据本发明又一实施方式，提供一种处理方法，用于将多个数字相乘，处理方法包含：识别第一输入序列的数字与第二输入序列的数字；基于第一输入序列的数字与第二输入序列的数字是复数还是实数，来将第一输入序列和第二输入序列的数字或者数字的实部和虚部指向多个乘法器，其中每一乘法器进行两个实数的相乘来产生一个输出；当第一输入序列的数字是复数并且第二输入序列的数字是实数时，将第一输入序列的第一复数、第一输入序列的第二复数和第二输入序列的实数指向多个乘法器，以及平行地执行第一乘法与第二乘法，第一乘法将第一输入序列的第一复数与第二输入序列的实数相乘，并且第二乘法将第一输入序列的第二复数与第二输入序列的实数相乘。

本发明所提出的数字信号处理器及处理方法，通过重复使用至少一个运算对象，更充分地利用乘法器，并减少加载时间。

附图说明

图1为依本发明一实施方式，复数乘法累加单元的方块示意图。

图2为依本发明另一实施方式，复数乘法累加单元的示意图。

图3为依本发明一实施方式，数字滤波器的示意图。

图4为依本发明一实施方式，具有代表卷积计算分量的元素的矩阵示意图。

图5为依本发明另一实施方式，具有代表卷积计算分量的元素的矩阵示意图。

具体实施方式

请参阅图1，图1为依本发明一实施方式，复数乘法累加(Complex Multiplier-ACcumulator，CMAC)单元100的示意图。数字信号处理器包含复数乘法累加单元100。复数乘法累加单元100包含至少四个乘法器102（乘法器102包含乘法器1、乘法器2、乘法器3、乘法器4）来执行对复数和实数的乘法运算。复数包含实部和虚部。当执行两个复数的乘法时，使用四个乘法器计算两个复数的实部和虚部的乘积项。当执行两个实数的乘法时，使用一个乘法器。当执行实数和复数的乘法时，使用两个乘法器计算实数与复数的实部和虚部的乘积。