[发明专利]数字信号处理器及处理方法

权利要求书

1.一种数字信号处理器，包含：

复数乘法累加单元，计算第一输入序列的数字与第二输入序列的数字的卷积来产生输出序列，该复数乘法累加单元包含：

多个乘法器,每一乘法器进行两个实数的相乘来产生一个输出；

多个复用器，将该第一输入序列和该第二输入序列中的数字或者数字的实部和虚部指向该多个乘法器;

控制电路，控制该多个复用器基于该第一输入序列的数字与该第二输入序列的数字是复数还是实数，来将该第一输入序列和该第二输入序列的数字或者数字的实部和虚部指向该多个乘法器，

其中，当该第一输入序列的数字是复数并且该第二输入序列的数字是实数时，该控制电路控制该多个复用器将该第一输入序列和该第二输入序列的数字指向该多个乘法器来平行地执行第一乘法与第二乘法，该第一乘法将该第一输入序列的第一复数与该第二输入序列的实数相乘，并且该第二乘法将该第一输入序列的第二复数与该第二输入序列的该实数相乘；以及

累加器，将该第一乘法与该第二乘法的乘积相加，来计算该卷积。

2.如权利要求1所述的数字信号处理器，其特征在于，该复数乘法累加单元还包含：

第一暂存器，储存该第一输入序列的该第一复数；

第二暂存器，储存该第一输入序列的该第二复数；以及

第三暂存器，储存该第二输入序列的该实数。

3.如权利要求2所述的数字信号处理器，其特征在于，该控制电路控制该多个复用器将该实数指向该多个乘法器中的第一乘法器、第二乘法器、第三乘法器、和第四乘法器，并且控制该多个复用器将该第一复数的实部指向该第一乘法器,将该第一复数的虚部指向该第二乘法器，将该第二复数的实部指向该第三乘法器，以及将该第二复数的虚部指向该第四乘法器。

4.如权利要求1所述的数字信号处理器，其特征在于，当该第一输入序列的数字是实数并且该第二输入序列的数字是实数时，该控制电路控制该多个复用器将该第一输入序列和该第二输入序列的数字指向该多个乘法器来平行地执行第一乘法、第二乘法、第三乘法和第四乘法，该第一乘法将该第一输入序列的第一实数与该第二输入序列的实数相乘，该第二乘法将该第一输入序列的第二实数与该第二输入序列的该实数相乘，该第三乘法将该第一输入序列的第三实数与该第二输入序列的该实数相乘，并且该第四乘法将该第一输入序列的第四实数与该第二输入序列的该实数相乘。

5.如权利要求1所述的数字信号处理器，其特征在于，该复数乘法累加单元还包含多个流水线级来计算该卷积，并且在一段时间内，该多个流水线在每个运算周期产生一部分乘积。

6.如权利要求5所述的数字信号处理器，其特征在于，该复数乘法累加单元还包含多个暂存器来储存该第一输入序列的数字与该第二输入序列的数字的一部分，并且该控制电路控制该多个复用器将储存在该多个暂存器中的数字指向该多个乘法器。

7.如权利要求6所述的数字信号处理器，其特征在于，当该第一输入序列的数字与该第二输入序列的数字皆为复数时，在一段时间内的每一周期中，该控制电路将该第一输入序列的数字与该第二输入序列的数字中的至少一个数字加载至该多个暂存器中，并且控制该多个复用器将该第一输入序列和该第二输入序列的数字指向该多个乘法器来输出该第一输入序列中的一个复数与该第二输入序列中的一个复数的乘积。

8.一种处理方法，用于将多个数字相乘，该处理方法包含：

识别第一输入序列的数字与第二输入序列的数字；

基于该第一输入序列的数字与该第二输入序列的数字是复数还是实数，来将该第一输入序列和该第二输入序列的数字或者数字的实部和虚部指向多个乘法器，其中每一乘法器进行两个实数的相乘来产生一个输出；

当该第一输入序列的数字是复数并且该第二输入序列的数字是实数时，

将该第一输入序列的第一复数、该第一输入序列的第二复数和该第二输入序列的实数指向该多个乘法器，以及

平行地执行第一乘法与第二乘法，该第一乘法将该第一输入序列的该第一复数与该第二输入序列的该实数相乘，并且该第二乘法将该第一输入序列的该第二复数与该第二输入序列的该实数相乘。

9.如权利要求8所述的处理方法，其特征在于，该第一输入序列的数字包含数字滤波器的多个输入样本，该第二输入序列的数字包含多个滤波器系数。

10.如权利要求8所述的处理方法，其特征在于，该处理方法更包含将该第一乘法与该第二乘法的乘积累加，来计算该第一输入序列的数字该与第二输入序列的数字的卷积，该卷积表示该数字滤波器响应该多个输入样本的输出。