[发明专利]晶体管的制作方法

说明书

技术领域

本发明属于半导体制造领域，特别是涉及一种晶体管的制作方法。

背景技术

随着互补金属氧化物半导体(CMOS)尺寸的不断减小，传统的SiO2作为栅介质已经不能满足集成电路高速发展的需要。当SiO2栅介质在10nm厚度以下时将出现隧道电流、真空缺陷、可靠性变差和性能失效等问题，漏电流及功耗急剧上升，如果不能很好解决，功耗反而会随之增大。而且，由于短沟道效应的出现，会降低CMOS晶体管的阈值电压，出现阈值电压不稳定。为了解决这些问题，采用新型的高k金属栅极晶体管已经得到了广泛的研究和应用。相比传统工艺，高k金属栅极晶体管可使漏电流减少10倍之多，功耗也能得到很好的控制。而且，如果在相同功耗下，理论上性能可提升20％左右。

现有技术中高k金属栅极晶体管的制作方法包括：

如图1所示，提供半导体衬底1，在半导体衬底1上形成介质材料层2a、位于介质材料层2a上的高k栅介质材料层3a。在沉积完高k栅介质材料层3a之后，需将形成有介质材料层2a及高k栅介质材料层3a的半导体衬底1运送至另一个反应腔室中，以在高k栅介质材料层3a上形成多晶硅材料层5a。为避免在运送形成有高k栅介质材料层3a的半导体衬底1及排队等待形成多晶硅材料层5a的过程中，高k栅介质材料层3a会暴露在大气环境中被氧化以致影响其质量，在沉积完高k栅介质材料层3a之后，需在同一个反应腔室中继续在高k栅介质材料层3a上形成保护材料层4a，保护材料层4a的材料可为TiN，TiN的形成方法可为原子层沉积。

将形成有保护材料层4a的半导体衬底1运送至另一个反应腔室中，在保护材料层4a上形成多晶硅材料层5a，多晶硅层5a用于形成伪栅极（dummy gate）。

如图1和2所示，图形化所述介质材料层2a、高k栅介质材料层3a、保护材料层4a和多晶硅材料层5a，形成伪栅极结构，伪栅极结构包括：介质层2、高k栅介质层3、保护层4和多晶硅层5。然后根据欲形成的MOS晶体管的类型，进行离子注入，形成MOS晶体管的源极S和漏极D。

如图2和图3所示，在半导体衬底1及多晶硅层5上形成层间介质层6，然后，对层间介质层6进行平坦化处理，直至露出多晶硅层5的表面。然后，去除多晶硅层5，形成伪栅沟槽7。

如图3和图4所示，向伪栅沟槽7中填入金属，以形成金属栅极8。

由上述制作方法形成的高k金属栅极晶体管，阈值电压分布不均匀。

发明内容

本发明要解决的技术问题是现有技术中形成的高k金属栅极晶体管阈值电压不均匀。

为解决上述问题，本发明提供了一种晶体管的制作方法，包括：

提供衬底；在所述衬底上形成伪栅极结构，所述伪栅极结构包括栅介质层、位于所述栅介质层上的保护层、位于所述保护层上的氧化物层和位于所述氧化物层上的伪栅极；所述栅介质层的材料为含氧材料，所述氧扩散至保护层上表面形成氧化层；然后，形成晶体管的源极和漏极；接着，在所述衬底上形成层间介质层，所述层间介质层暴露出所述伪栅极结构的上表面；去除所述伪栅极，在所述层间介质层中形成伪栅沟槽；形成伪栅沟槽后，去除所述氧化物层及所述氧化层；去除所述氧化物层、氧化层后，在所述伪栅沟槽中形成栅电极。

可选地，所述伪栅极结构的形成方法包括：在所述衬底上由下至上依次形成栅介质材料层、保护材料层、氧化物材料层和伪栅材料层；图形化所述栅介质材料层、保护材料层、氧化物材料层和伪栅材料层，对应分别形成栅介质层、保护层、氧化物层和伪栅极。

可选地，所述图形化所述栅介质材料层、保护材料层、氧化物材料层和伪栅材料层的方法包括：

在所述伪栅材料层上形成图形化的掩模层，定义伪栅极结构的位置；

以所述图形化的掩模层为掩模，对所述伪栅极材料层进行第一刻蚀，形成伪栅极；

对所述伪栅极侧壁进行氧化，在伪栅极侧壁形成侧壁氧化层；

在伪栅极侧壁形成侧壁氧化层后，以所述图形化的掩模层及侧壁氧化层为掩模，进行第二刻蚀，刻蚀至所述衬底上表面，形成栅介质层和保护层，所述栅介质材料层对应形成栅介质层，所述保护材料层对应形成保护层；

所述第一刻蚀完全刻蚀所述氧化物材料层，形成氧化物层；或者，所述第一刻蚀刻蚀部分厚度的所述氧化物材料层，所述第二刻蚀刻蚀剩余的氧化物材料层，形成氧化物层。

可选地，所述伪栅极侧墙氧化的方法为在反应腔内，使所述伪栅极侧壁进行自氧化；或者，在刻蚀反应腔内用氧等离子体轰击所述伪栅极侧壁，对所述伪栅极侧壁进行氧化。