[发明专利]一种超结垂直氮化镓基异质结场效应晶体管

说明书

技术领域

本发明涉及半导体器件领域，具体是指一种超结垂直氮化镓基异质结场效应晶体管。

技术背景

氮化镓基异质结场效应晶体管(Heterojunction Fiele-Effect Transistor，HFET)不但具有禁带宽度大、临界击穿电场高、电子饱和速度高、导热性能好、抗辐射和良好的化学稳定性等优异特性，同时氮化镓(GaN)材料可以与铝镓氮(AlGaN)等材料形成具有高浓度和高迁移率的二维电子气异质结沟道，因此特别适用于高压、大功率和高温应用，是电力电子应用最具潜力的晶体管之一。

现有的高耐压GaN HFET结构主要为横向器件，器件基本结构如图1所示。器件主要包括衬底，氮化镓(GaN)缓冲层，铝镓氮(AlGaN)势垒层以及铝镓氮(AlGaN)势垒层上形成的源极、漏极和栅极，其中源极和漏极与铝镓氮(AlGaN)势垒层形成欧姆接触，栅极与铝镓氮(AlGaN)势垒层形成肖特基接触。但是对于横向GaN HFET而言，在截止状态下，从源极注入的电子可以经过GaN缓冲层到达漏极，形成漏电通道，过大的缓冲层泄漏电流会导致器件提前击穿，无法充分发挥GaN材料的高耐压优势，从而限制GaN HFET在高压方面的应用。同时横向GaN HFET器件主要依靠栅极与漏极之间的有源区来承受耐压，要获得大的击穿电压，需设计很大的栅极与漏极间距，从而会增大芯片面积，不利于现代电力电子系统便携化、小型化的发展趋势。

与横向GaN HFET相比，垂直GaN HFET(Vertical Heterojunction Fiele-EffectTransistor，VHFET)结构可以有效地解决以上问题。现有技术GaN VHFET结构如图2所示，器件主要包括漏极、n⁺-GaN衬底、n-GaN缓冲层、P-GaN阻挡层、GaN沟道层、AlGaN势垒层和势垒层上形成的栅极和源极，其中漏极与n⁺-GaN衬底形成欧姆接触，源极与AlGaN势垒层形成欧姆接触，栅极与AlGaN势垒层形成肖特基接触。与横向GaN HFET相比，GaN VHFET存在以下优势：器件主要通过栅极与漏极之间的纵向间距，即n-GaN缓冲层来承受耐压，器件横向尺寸可以设计的非常小，有效节省芯片面积；同时p-GaN阻挡层与n-GaN缓冲层之间形成的p-n结可以有效阻挡从源极注入的电子，从而抑制器件缓冲层泄漏电流。除此之外，GaN VHFET结构还具有便于封装、低沟道温度等多方面优点。

对于GaN VHFET结构而言，器件主要依靠p-GaN阻挡层与n-GaN缓冲层之间形成的p-n结来承受耐压，器件击穿与n-GaN缓冲层掺杂浓度成反比关系，欲提升器件击穿电压，就必须降低n-GaN缓冲层内掺杂浓度，但是过低的n-GaN缓冲层掺杂浓度会增大器件导通电阻，从而影响器件性能。因此如何在不降低n-GaN缓冲层掺杂浓度的前提下提升器件击穿电压，成为GaN VHFET结构设计亟待解决的问题之一。

发明内容

针对现有GaN VHFET器件存在的技术问题，本发明提供了一种超结垂直氮化镓基异质结场效应晶体管(Super-Junction Vertical Heterojunction Fiele-EffectTransistor，SJ-VHFET)，通过在缓冲层中引入超结结构，来提升器件的击穿电压。

本发明的目的通过下述技术方案实现：一种超结垂直氮化镓基异质结场效应晶体管，从下至上依次主要由漏极，n⁺-GaN衬底，GaN沟道层，AlGaN势垒层，以及AlGaN势垒层上的源极和栅极组成，源极与漏极均为欧姆接触，栅极为肖特基接触，其还包括由位于n⁺-GaN衬底与GaN沟道层之间，并由p-GaN缓冲层和n-GaN缓冲层排列形成的超结缓冲层。

所述的超结缓冲层由n-GaN缓冲层以及分别位于n-GaN缓冲层两边的p-GaN缓冲层组成。

所述栅极长度大于n-GaN缓冲层的长度L_n-buf，且部分覆盖n-GaN缓冲层两边的p-GaN缓冲层。

所述n-GaN缓冲层长度为0.2μm至50μm，掺杂浓度为1×10¹⁵cm^-3至1×10¹⁸cm^-3。

所述两边的p-GaN缓冲层长度相等，均为0.2μm至50μm。