[其他]具有双端存储器胞元的存储器阵列架构

说明书

技术领域

本发明涉及包括双端存储器胞元（例如，电阻型存储器胞元）的存储器阵列架构。

背景技术

电阻型随机存取存储器（RRAM）是一类电阻型存储器，并且近来作为对于超高密度非易失性信息存储的可能候选方案而受到广泛关注。典型的RRAM器件具有设置在一对电极之间的绝缘体层，并且会表现出阻滞电阻切换效应（hysteretic resistance switching effect）。

电阻切换的现象解释如下：由于在二元氧化物（例如，NiO和TiO2）中的焦耳加热和电化学过程，或是对于包含氧化物、硫族化物和聚合物的离子型道题的氧化还原过程，在绝缘体层内部形成导电丝。电阻切换现象也可以用在TiO2和非晶硅（a-Si）膜中的场协助下的离子扩散来解释。

在a-Si结构的情况中，电场引发下的金属离子向硅的扩散导致导电丝的形成，从而降低a-Si结构的电阻。在偏置（或编程）电压去除之后这些导电丝仍然存在，从而使器件具有非易失性特性，这些导电丝也可以通过在施加的极性相反的电压的动力下离子朝金属电极的反向流动来去除。

基于a-Si结构的电阻型器件，尤其是形成在多晶硅上的器件，通常表现出良好的耐用性或生命周期。但是，如果在重复的写入和读取循环中，如果对器件施加了过大的偏置电压，电阻型器件的耐用性会降低，这部分是因为焦耳加热以及在a-Si结构中的不必要的大量金属离子的移动。另外，一般来说，RRAM器件的产率受到电成型工艺的影响，在此期间，通过向器件施加较大的电压（或电流）信号，导电路径的主要部分形成在切换介质中。

发明内容

本发明涉及包括双端存储器胞元（例如，电阻型存储器胞元）的存储器阵列架构。该存储器阵列包括多个存储器单元，每一个存储器单元包括编程/擦除晶体管、读取晶体管以及至少一个诸如RRAM的双端存储器胞元。

在一个实施例中，一种非易失性存储器器件包括：沿第一方向延伸的字线；沿第二方向延伸的位线；以及存储器单元，所述存储器单元具有耦接至所述位线的读取晶体管、至少一个双端存储器胞元以及选择晶体管，所述双端存储器胞元具有耦接至所述字线的第一末端以及耦接至所述读取晶体管的栅电极的第二末端。

在另一个实施例中，一种非易失性存储器器件包括以行与列的阵列布置的多个存储器单元，每一个所述存储器单元具有多个电阻型存储器胞元，每一个电阻型存储器胞元具有第一末端和第二末端。多个字线沿第一方向延伸，并且具有与第一行存储器单元相关联的第一组字线、与第二行存储器单元相关联的第二组字线以及与第三行存储器单元相关联的第三组字线。多个位线沿第二方向延伸，并且具有与第一列存储器单元相关联的第一组位线、与第二列存储器单元相关联的第二组位线以及与第三列存储器单元相关联的第三组位线。提供多个读取晶体管，每一个读取晶体管与所述存储器单元中的一个存储器单元相关联并且具有耦接至所述位线中的一个位线的漏电极。提供多个选择晶体管，每一个选择晶体管与所述存储器单元中的一个存储器单元相关联。多个选择线具有耦接至与所述第一列存储器单元相关联的选择晶体管的栅电极的第一选择线、耦接至与所述第二列存储器单元相关联的选择晶体管的栅电极的第二选择线，以及耦接至与所述第三列存储器单元相关联的选择晶体管的栅电极的第三选择线。多个源极线具有耦接至与所述第一行存储器单元相关联的选择晶体管的源电极的第一源极线、耦接至与所述第二行存储器单元相关联的选择晶体管的源电极的第二源极线，以及耦接至与所述第三行存储器单元相关联的选择晶体管的第三源极线。所述电阻型存储器胞元的第一端耦接至相应的字线，而所述电阻型存储器胞元的第二端耦接至相应的共同节点，每一共同节点由所述选择晶体管的一个的漏电极和相应的读取晶体管的栅电极共用。

在另一个实施例中，存储器器件的存储器单元包括：多个电阻型存储器胞元；选择晶体管，具有耦接至共同节点的漏电极、耦接至选择线的栅电极以及耦接至源极线的源电极；以及读取晶体管，具有耦接至位线的漏电极以及耦接至所述共同节点的栅电极。每一个电阻型存储器胞元具有耦接至字线的第一末端和耦接至所述共同节点的第二末端，以及设置在所述第一末端与所述第二末端之间的切换介质。