[发明专利]具有改进的写余量的存储器单元

说明书

背景技术

减小为写操作(或在写操作期间)所选择的存储器的列的存储器单元电源电压电平改进了写余量。但减小电源电压电平可能导致数据丢失。

附图说明

依据以下给出的详细说明和本公开内容的多个实施例的附图将更充分地理解本公开内容的实施例，但这不应理解为将本公开内容限制于特定实施例，而仅是用于解释和理解。

图1是根据本公开内容的一个实施例的用以动态调整存储器单元的电源的高级方框图。

图2是根据本公开内容的一个实施例的高级方框图的电路实现方式。

图3是示出根据本公开内容的一个实施例的电路实现方式的操作的曲线图，其中，在写操作过程中电源动态地坍塌(collapse)。

图4A是示出根据本公开内容的一个实施例的未选择的存储器单元的节点的瞬态特性的曲线图。

图4B是示出根据本公开内容的一个实施例的未选择的存储器单元的节点的瞬态特性的曲线图。

图4C是示出根据本公开内容的一个实施例的所选择的存储器单元102的节点的瞬态特性的曲线图。

图5示出了根据本公开内容的另一个实施例的阵列中的存储器单元的列，具有用于在写操作期间动态地坍塌电源电压的电路。

图6是根据本公开内容的一个实施例的具有用于调整在存储器单元的电源节点的电压电平的电荷共享电路的方框图。

图7是根据本公开内容的一个实施例的用于调整在存储器单元的电源节点的电压电平的电荷共享电路的电路实现方式。

图8是根据本公开内容的另一个实施例的用于调整在存储器单元的电源节点的电压电平的电荷共享电路的电路实现方式。

图9是根据本公开内容的另一个实施例的信号的时序图。

图10是示出根据本公开内容的一个实施例的电荷共享电路的操作的曲线图，其中，在写操作过程中动态地坍塌电源。

图11是根据本公开内容的一个实施例的电荷共享电路，电荷共享电路的占用面积与存储器单元的占用面积实质上相等。

图12是根据本公开内容的一个实施例的存储器单元的列，具有位于存储器单元的列中的电荷共享电路。

图13是根据本公开内容的一个实施例的包括具有存储器单元的处理器的智能设备的系统级图，存储器单元具有电荷共享电路和/或用于动态地坍塌电源电压的电路。

具体实施方式

在典型的六晶体管(6T)静态随机存取存储器(SRAM)中，增大p型晶体管(例如PMOS)电流可能引起SRAM单元的减小的写余量，这起因于在传输门n型晶体管(例如图2的NMOS晶体管MN6)与上拉p型晶体管(例如图2的PMOS晶体管MP4)之间恶化的竞争(contention)。减小的写余量限制了为了低电压操作的SRAM最小操作电压的缩放(即减小)。在写操作过程中减小SRAM单元电源电压(Vcc_cell)可以减小在上拉PMOS(例如图2的MP4)晶体管与传输门NMOS(例如图2的MN6)晶体管之间的竞争。但这种电压降落技术受到SRAM单元的数据保持电压(DRV)的限制，其中，Vcc_cell需要保持在DRV以上，以避免数据保持失败。

术语“写余量”在本文中通常指代存储器单元的最小电压余量，低于它，存储器单元就无法可靠地进行写操作。

术语“数据保持电压”在本文中通常指代用于存储器单元的电压电平，低于它，存储器单元就丢失其存储的值。

本文所述的是一种装置和系统，用于通过在写操作期间在可编程的或固定的(即预定的)持续时间中动态减小存储器单元的电源电平来改进存储器单元(例如6T SRAM)写余量。在一个实施例中，在不丢失其他未选择的单元(即没有选择用于写操作的存储器单元)中的数据的情况下，将用于电源的电压电平降低到零。由于改进了用于存储器单元的写余量，即写余量增大，本文所述的实施例允许存储器单元在比传统存储器单元低得多的电源电压电平操作。

本文所述实施例允许存储器单元(例如6T SRAM)在不引起数据保持失败的情况下，维持低于DRV的瞬态Vcc_cell降落。例如，Vcc_cell可以降低到低于DRV 300mV以下。在这种实施例中，瞬态电压降落的持续时间Td可以保持低于阈值时间(Td_max)。数据保持的这个动态特性允许存储器单元以比传统Vcc_cell降落深得多的Vcc_cell降落操作，在很少或不影响数据保持和度稳定性的情况下，消除或减小在传输门晶体管(图2的MN6)与上拉晶体管(图2的MP4)之间的竞争。借助本文所述的实施例可以设想未列出的其他技术效果。