[发明专利]抗变化的金属氧化物半导体场效应晶体管(MOSFET)

说明书

技术领域

本发明总体涉及金属氧化物半导体场效应晶体管(MOSFET)的制造，尤其涉及为了阈值电压在其它相同的晶体管之间的再现性而制造的MOSFET。

背景技术

具有高K(高介电常数)的金属栅极叠层的金属氧化物半导体(MOS)场效应晶体管(MOSFET)的阈值电压的随机变化(σV_T)由一些主要因素引起：(i)在阱中和在栅极下方的袋形注入区中的随机掺杂波动(RDF)，其中，随机掺杂波动引起耗尽层厚度的变化；(ii)由蚀刻栅极的轮廓的随机变化导致的、引起栅极电极的长度的随机变化的线边缘粗糙度(LER)；(iii)由于栅极材料的颗粒结构导致的、引起局部功函数的随机变化的金属栅极粒度(MGG)。还存在变化的第四个来源，有效沟道长度的随机变化，称为随机延伸波动(RXF)，由将沟道与源极延伸或漏极延伸分开的结的位置的统计变化引起。然而，随着MOSFET变小，RDF、LER和RXF的影响增加，并且变成决定σV_T的主要因素。第一个影响，RDF，最近获得了强烈的关注。在漏极延伸位置的随机性RXF有两个主要的来源：a)由于散射引起的注入离子的最后位置的变化；以及，b)受到激活作用和随后的热处理影响的源极/漏极延伸离子的活性和位置的变化。

本领域公知的是，随着MOSFET趋于越来越精细的尺寸，阈值电压σV_T的变化严重地破坏了阈值电压在其他相同的晶体管中的再现性。这种影响是必然的，非常严重地影响互补式MOS(CMOS)的静态随机存储(SRAM)，其使用了成千上万的几乎最小尺寸的晶体管。为了满足减小RDF引起的σV_T阈值扩大的需求，极大推动了超薄的绝缘体上硅(SOI)结构和三维晶体管(FinFET和Tri-Gate)的发展，超薄的绝缘体上硅结构例如全耗尽型绝缘体上硅(FDSOI)。这种趋势远离更传统的体硅MOS的制造，不利影响了成本和实用性。图4示出通过后栅极工艺形成的标准的体硅MOSFET的剖面400。在一种导电类型的体硅410上，形成相反导电类型的漏极区和源极区420。在整个MOEFET晶体管上形成SiO₂绝缘层430，在绝缘层430上具有分别到漏极端子和源极端子的连接470的开口。在MOSFET的后栅极工艺中，通过在SiO₂层上方形成间隔区440而形成栅极。SiO₂被去除且通常被其上形成有金属栅极460的高K介电叠层450所代替。在一些实施方式中，通过重复沉积和刻蚀工艺形成间隔区。