[发明专利]存储器阵列的增强型电能节约

权利要求书

1.一种存储器阵列，包含：

多个全局位线，其中每个位线与多个存储器单元耦接；

多个预充电逻辑，其中每个预充电逻辑与所述多个全局位线中的相关联的全局位线耦接；以及

与所述多个预充电逻辑耦接的识别逻辑，其中所述识别逻辑提供使所述多个预充电逻辑的子集能够将与其关联的所述多个全局位线的子集预充电至电压源的电压电平的预充电启动信号，并且其中所述识别逻辑在每个时钟周期将所述预充电启动信号发送给所述多个预充电逻辑的所述子集，由此降低所述存储器阵列的功率消耗。

2.根据权利要求1所述的存储器阵列，还包含：

在所述识别逻辑与所述多个预充电逻辑中的每一个之间的与非门，其中所述与非门的第一输入与所述识别逻辑耦接，其中所述与非门的第二输入与局部时钟信号耦接，并且其中所述与非门的输出与每个预充电逻辑耦接。

3.根据权利要求2所述的存储器阵列，其中当来自所述识别逻辑的所述预充电启动信号为有效并且所述局部时钟信号为有效时，所述预充电逻辑被启动。

4.根据权利要求1所述的存储器阵列，其中所述预充电启动信号由锁存逻辑锁存。

5.根据权利要求1所述的存储器阵列，还包含：

耦接于每个全局位线与输出器件之间的或非门，其中所述或非门的第一输入与所述全局位线耦接，其中所述或非门的第二输入与所述识别逻辑耦接，并且其中所述或非门的输出与所述输出器件耦接。

6.根据权利要求5所述的存储器阵列，其中当来自所述识别逻辑的所述预充电启动信号为非有效并且所述全局位线被放电时，所述输出器件接收来自所述或非门的有效信号。

7.根据权利要求5所述的存储器阵列，其中当来自所述识别逻辑的所述预充电启动信号为有效时，当所述全局位线被充电时，或者当来自所述识别逻辑的所述预充电启动信号为有效并且所述全局位线被充电时，所述输出器件接收来自所述或非门的非有效信号，并且其中通过接收所述非有效信号，所述全局位线并没有由所述输出器件选定，并且所述全局位线处于用于预充电的状态。

8.一种集成芯片，包含：

存储器阵列，其中所述存储器阵列包含：

多个全局位线，其中每个位线与多个存储器单元耦接；

多个预充电逻辑，其中每个预充电逻辑与所述多个全局位线中相关联的全局位线耦接；以及

与所述多个预充电逻辑耦接的识别逻辑，其中所述识别逻辑提供使所述多个预充电逻辑的子集能够将与其关联的所述多个全局位线的子集预充电至电压源的电压电平的预充电启动信号，并且其中所述识别逻辑在每个时钟周期将所述预充电启动信号发送给所述多个预充电逻辑的所述子集，由此降低所述存储器阵列的功率消耗。

9.根据权利要求8所述的集成芯片，其中所述存储器阵列还包含：

在所述识别逻辑与所述预充电逻辑之间的与非门，其中所述与非门的第一输入与所述识别逻辑耦接，其中所述与非门的第二输入与局部时钟信号耦接，并且其中所述与非门的输出与所述预充电逻辑耦接。

10.根据权利要求9所述的集成芯片，其中当来自所述识别逻辑的所述预充电启动信号为有效并且所述局部时钟信号为有效时，所述预充电逻辑被启动。

11.根据权利要求8所述的集成芯片，其中所述预充电启动信号由锁存逻辑锁存。

12.根据权利要求8所述的集成芯片，其中所述存储器阵列还包含：

耦接于每个全局位线与输出器件之间的或非门，其中所述或非门的第一输入与所述全局位线耦接，其中所述或非门的第二输入与所述识别逻辑耦接，并且其中所述或非门的输出与所述输出器件耦接。

13.根据权利要求12所述的集成芯片，其中当来自所述识别逻辑的所述预充电启动信号为非有效并且所述全局位线被放电时，所述输出器件接收来自所述或非门的有效信号。

14.根据权利要求12所述的集成芯片，其中当来自所述识别逻辑的所述预充电启动信号为有效时，当所述全局位线被充电时，或者当来自所述识别逻辑的所述预充电启动信号为有效并且所述全局位线被充电时，所述输出器件接收来自所述或非门的非有效信号，并且其中通过接收所述非有效信号，所述全局位线并没有由所述输出器件选定，并且所述全局位线处于用于预充电的状态。