[发明专利]等离子体处理装置

说明书

技术领域

本发明涉及对被处理基板实施等离子体处理的技术，特别是涉及将高频的电力调制为脉冲状的电力的调制方式的电容耦合型等离子体处理装置法。

背景技术

电容耦合型的等离子体处理装置，在处理容器内平行地配置上部电极和下部电极，在下部电极之上载置被处理基板(半导体晶片、玻璃基板等)，对上部电极或下部电极施加适合等离子体生成的频率(通常为13.56MHz以上)的高频。利用通过施加该高频而在相对的电极间生成的高频电场使电子加速，利用电子和处理气体的碰撞电离产生等离子体。然后，通过该等离子体中包含的自由基、离子的气相反应或者表面反应，在基板上沉积薄膜或者削减基板表面的原材料或薄膜。

近年来，半导体器件等的制造工艺中的设计规则日益微细化，特别是在等离子体蚀刻中，要求更高的尺寸精度，对蚀刻中的掩模或基底的选择比、面内均匀性也要求更高。因此，面向腔室内的工艺区域的低压力化、低离子能量化，逐渐使用40MHz以上的高频率的高频。

但是，随着像这样低压力化和低离子能量化进展，现有技术中不成为问题的充电损害的影响变得不能忽视。即，在离子能量高的现有技术的等离子体处理装置中，即使等离子体电位在面内偏差也不会产生大的问题，但离子能量因更低压而变低时，发生等离子体电位的面内不均匀容易引起栅极氧化膜的充电损害的问题。

对于该问题，能够将等离子体生成中使用的高频的电力调制为能够对上述高频的电力进行导通/断开控制的脉冲状的电力调制方式是有效的(参照专利文献1)。根据该电力调制方式，在等离子体蚀刻中以规定周期交替反复处理气体的等离子体生成状态和等离子体不生成状态(没有生成等离子体的状态)，所以与从等离子体处理的开始至结束为止持续生成等离子体的通常的等离子体处理相比，连续生成等离子体的时间变短。由此，从等离子体一次流入被处理基板的电荷的量或在被处理基板的表面部累积地蓄积的电荷的量减少，所以难以发生充电损害，能够实现稳定的等离子体处理并提高等离子体工艺的可靠性。

另外，在电容耦合型的等离子体处理装置中，多采用对载置基板的下部电极施加低频率(通常13.56MHz以下)的高频，利用在下部电极上产生的负的偏置电压或鞘层(Sheath)电压使等离子体中的离子加速而引入到基板的RF偏压法。通过如上述方式从等离子体中使离子加速而与基板表面碰撞，能够促进表面反应、各向异性蚀刻或膜的改性等。

然而，在使用电容耦合型等离子体蚀刻装置进行导通孔或接触孔等的蚀刻加工的情况下，存在发生因孔尺寸的大小而导致蚀刻速率不同的、所谓微负载(Micro-loading)效应的问题，存在蚀刻深度的控制困难的问题。特别是在像护环(GR)那样的大的区域中蚀刻多为较快，在CF类自由基难以进入的小通孔(Small vias)中蚀刻速率多为较慢。

对于该问题，对离子引入中使用的高频的电力进行导通/断开控制，将上述高频的电力调制为脉冲状的电力调制方式是有效的(参照专利文献2)。根据该电力调制方式，通过使维持适于进行被处理基板的规定的膜的蚀刻的高的第1电平(导通电平)的电力的期间和维持离子引入用的高频电力为适于在被处理基板上的规定的膜上沉积聚合物的低的第2电平(断开电平)的电力的期间以一定的周期反复，能够成为在规定的膜上沉积了适当的聚合物层的状态，能够抑制蚀刻的进行，所以能够降低不期望的微负载效应，能够实现高选择比和高蚀刻速率的蚀刻。

另外，在电容耦合型的等离子体蚀刻装置中，通过对隔着等离子体生成空间与基板相对的上部电极施加负极性的直流电压，将在上部电极产生的二次电子高速地打入到基板的表层，也能够对ArF光致抗蚀剂等蚀刻耐性低的有机掩模进行改性。最近，为了提高该高速电子的有机掩模的改性效果，提案有以一定的脉冲频率对等离子体生成或离子引入用的高频的电力进行导通/断开控制，并且与其同步地仅在高频电力为断开状态的期间中施加直流电压的方法(参照专利文献3)。如上所述，在使高频电力为断开状态等离子体鞘层变薄期间对上部电极施加直流电压，由此使来自上部电极的二次电子高效地入射到基板，使基板上的有机膜强化。

现有技术文献

专利文献

专利文献1：日本特开2009－71292号公报

专利文献2：日本特开2009－33080号公报

专利文献3：日本特开2010－219491号公报

发明内容

发明要解决的技术问题