[发明专利]半导体封装及其制造方法

说明书

技术领域

本发明的技术思想涉及一种半导体封装，更详细而言，涉及一种半导体封装及其制造方法，所述半导体封装具备扇出结构，通过密封部件嵌入半导体芯片，在所述嵌入的半导体芯片的下侧设置外侧连接部件。

背景技术

最近，半导体元件随着工序技术的微化及功能多样化而使得芯片大小减小且输入输出端子数量增加，电极衬垫间距逐渐微小化，而且随着加速多种功能的融合，将多个元件集成到一个封装内的系统级封装技术正在兴起。并且，为了最小化操作噪音以及提高信号速度，系统级封装技术变为能够维持短信号距离的三维层压技术方式。另一方面，为了这种技术改善要求以及控制产品价格上升而提高生产率并节省制造成本，引入层压多个半导体芯片来构成的半导体芯片封装。

以往的层压型半导体封装，例如系统级封装(system in package，SIP)由于在第一半导体芯片上层压的第二半导体芯片的外侧区域形成输入输出端子，因此需要所述第一半导体芯片和所述第二半导体芯片具有大小差，所述第一半导体芯片和第二半导体芯片的大小差越小输入输出端子的数量越受限制。

发明内容

(一)要解决的技术问题

本发明的技术思想欲实现的技术问题是提供一种半导体封装，其具有扇出结构，通过密封部件嵌入半导体芯片，在所述嵌入的半导体芯片的下侧设置外侧连接部件。

并且，本发明的技术思想欲实现的另一技术问题为提供所述半导体封装的制造方法。

(二)技术手段

为了实现上述技术问题，本发明的半导体封装可以包括：嵌入重新布线图案层；上侧半导体芯片，位于所述嵌入重新布线图案层的上侧；上侧密封部件，密封所述上侧半导体芯片；下侧半导体芯片，位于所述嵌入重新布线图案层的下侧；以及下侧密封部件，密封成不露出所述下侧半导体芯片。

可进一步包括：导电柱，与所述嵌入重新布线图案层电连接；以及外侧连接部件，与所述导电柱电连接。

可进一步包括外侧重新布线图案层，其位于所述下侧密封部件的下侧，将所述导电柱和所述外侧连接部件电连接。

所述外侧连接部件的一部分可位于所述下侧半导体芯片的下侧。

所述上侧密封部件和所述下侧密封部件可相互连接，密封成不露出所述嵌入重新布线图案层。

所述下侧密封部件可贯穿所述嵌入重新布线图案层的一部分而与所述上侧密封部件连接。

所述上侧半导体芯片和所述下侧半导体芯片可通过所述嵌入重新布线图案层相互电连接。

所述下侧半导体芯片可包括多个下侧半导体芯片。

可进一步包括与所述嵌入重新布线图案层电连接，并嵌入所述密封部件的多个导电柱，所述导电柱的一部分可位于所述多个下侧半导体芯片之间。

所述上侧半导体芯片可包括多个上侧半导体芯片。

所述上侧半导体芯片和所述下侧半导体芯片可具有相同大小。

根据本发明的另一侧面，可提供半导体封装的制造方法，其包括：在第一承载基板上粘贴上侧半导体芯片的步骤；形成密封所述上侧半导体芯片的上侧密封部件的步骤；在所述上侧密封部件上粘贴第二承载基板的步骤；去除所述第一承载基板，露出所述上侧半导体芯片的步骤；在所述露出的上侧半导体芯片及所述上侧密封部件上形成嵌入重新布线图案层的步骤；形成与所述嵌入重新布线图案层电连接的导电柱的步骤；在所述嵌入重新布线图案层的下侧以与所述上侧半导体芯片相反的位置粘贴下侧半导体芯片的步骤；形成密封所述下侧半导体芯片及所述导电柱的下侧密封部件的步骤；使所述下侧密封部件平坦以露出所述导电柱的步骤；在所述下侧密封部件上形成与所述导电柱电连接的外侧重新布线图案层的步骤；以及在所述外侧重新布线图案层上以电连接的方式粘贴外侧连接部件的步骤。

(二)有益效果

本发明技术思想的半导体封装，利用嵌入重新布线图案层，在上下侧安装半导体芯片，将至少一个半导体芯片嵌入密封部件内，在所述密封部件上形成外侧重新布线图案层，由此能够不受半导体芯片大小限制地使输入输出端子微小化，并且能够提供更多数量的输入输出端子。

半导体封装的背面和侧面由密封部件完全包围，因此能够提供封装在受到冲击时，对其进行保护的结构，由于贯穿嵌入重新布线图案层来填充密封部件，因此能够提高密封部件的贴合力。

附图说明

图1是表示本发明一实施例的半导体封装的剖面图。

图2至图8是表示本发明一实施例的半导体封装的剖面图。