[发明专利]3D非易失性存储器的擦除禁止

权利要求书

1.一种3D堆叠的非易失性存储器设备，包括：

基板(101)；

堆叠的非易失性存储器单元阵列(150)，由该基板承载并且包括存储器串(NSA0到NSA5，NSB0到NSB5)的多个集合，并且每个存储器串包括在该存储器串的漏极端(278,306)和该存储器串的源极端(302,304)之间的多个存储器单元(MC0,0到MC6,11)；

多个位线(BLA0到BLAn，BLB0到BLBn)，其中对于存储器串的每个集合，所述多个位线中的相应位线连接到该存储串的集合中的每个存储器串的漏极端；

至少一个源极线(SLA0到SLA2，SLB0到SLBn)，连接到存储器串的每个集合中的至少一个存储器串的源极端；以及

至少一个控制电路(110)与该堆叠的非易失性存储器单元阵列、该多个位线和该至少一个源极线通信，该至少一个控制电路：在对于存储器串的多个集合的擦除操作中进行一个擦除-验证重复(EV0到EV7)：向所述多个位线中的每个位线施加擦除电压，然后确定所述存储器串的集合的至少一个是否达到集合擦除-验证条件；以及在擦除操作中进行下一擦除-验证重复：(i)如果所述存储器串的集合的至少一个达到了所述集合擦除-验证条件，其中所述存储器串的集合的至少一个与所述多个位线中的至少一个位线连接，且未到达集合擦除-验证条件的所述存储器串的剩余集合与多个位线中的除了该至少一个位线的其余位线连接，则向所述多个位线中的除了该至少一个位线的其余位线施加擦除电压，并向该至少一个位线施加擦除-禁止电压，以及(ii)如果所述存储器串的集合中没有一个达到该集合擦除-验证条件，则向所述多个位线中的每个位线施加擦除电压。

2.如权利要求1所述的3D堆叠的非易失性存储器设备，其中：

所述擦除电压包括初始的较低电平和随后的峰值电平；以及

所述擦除禁止电压超过所述初始的较低电平达0-2V的余量。

3.如权利要求1所述的3D堆叠的非易失性存储器设备，其中：

所述存储器串的多个集合处于一个块(BLK0，BLK1，BLK0A，BLK1A，BLK0B，BLK1B)中；以及

当所述块满足块擦除-验证条件时，所述至少一个控制电路结束所述擦除操作，当不多于指定数量的存储器串没有通过擦除-验证测试时，满足该块擦除-验证条件。

4.如权利要求1所述的3D堆叠的非易失性存储器设备，其中：

当所述至少一个控制电路确定所述存储器串的集合的至少一个中的至少一个存储器串通过擦除-验证测试时，所述存储器串的集合的至少一个达到所述集合擦除-验证条件。

5.如权利要求1所述的3D堆叠的非易失性存储器设备，其中：

所述位线彼此平行地延伸并且所述至少一个源极线对于所述位线横向延伸。

6.如权利要求1所述的3D堆叠的非易失性存储器设备，其中：

每个存储器串包括U形NAND串；以及

所述至少一个源极线连接到所述存储器串的每个集合中的两个相邻的存储器串的源极端。

7.如权利要求1所述的3D堆叠的非易失性存储器设备，其中：

存储器串的每个集合包括多个U形NAND串；以及

对于存储器串的每个集合，所述多个位线中的相应位线连接到每个U形NAND串的漏极端。

8.如权利要求1所述的3D堆叠的非易失性存储器设备，其中：

每个存储器串包括U形NAND串；以及

每个U形NAND串包括存储器单元的源极侧列(C1，C2，C5，C6，C9，C10)以及存储器单元的漏极侧列(C0，C3，C4，C7，C8，C11)。

9.如权利要求1所述的3D堆叠的非易失性存储器设备，其中：

当向所述多个位线中的每个位线施加擦除电压时，所述至少一个控制电路为了擦除所述存储器串的每个集合中的一个或多个存储器单元而将所述一个或多个存储器单元的控制栅极电压浮置，然后将该控制栅极电压向下驱动到较低的固定电平。