[发明专利]三态门、包括三态门的电路和半导体结构

说明书

三态门、包括三态门的电路和半导体结构。本发明涉及一种三态门(1000，2000)，包括输出端(1400)和至少两个晶体管(1200，1300；2200，2300)，每一个晶体管都具有至少第一栅极和第二栅极，被配置为使得通过控制晶体管中的至少一个晶体管的阈值电压在输出端设置高阻抗值(Z)。

技术领域

本发明涉及电子领域，更具体地涉及三态门领域。更具体地说，它涉及这样的三态门，即，该三态门包括一个输出端并且能够通过控制三态门在该输出端输出高阻抗值。

背景技术

三态门允许其输出端呈现除了0和1逻辑电平之外的高阻抗状态，有效地从电路去除三态门的输出的影响。当多个电路共享一个公共的介质(比如在多个I/O电路驱动一个公共的总线)的情况下，这是有用的。

图3a示出了三态门3000的示例性实现。如在图中可以看出，三态门3000包括与非门3001、或非门3002、P型晶体管3200和N型晶体管3300。此外，三态门3000具有以下输入和输出连接：输入端3100、输出使能端子3700和3800、输出端3400、电源端子3500和接地端子3600。

参照图3b解释图3a所示的三态门3000的行为。

如图3b所示，三态门3000的输出端3400的输出信号OUT的值依赖于输入至输出使能端子3700和3800的信号Ф和Ф_B的值。

更具体地，当信号Ф等于逻辑值0或者更通常地由表中的“L”表示的低逻辑值，而信号Ф_B等于逻辑值1或更通常地由表中的“H”表示的高逻辑值时，输出信号OUT等于高阻抗值Z。这是由于处于低逻辑值的信号Ф使与非门3001输出与信号IN的值无关的高逻辑值。同样，具有高逻辑值的Ф_B信号使或非门3002的输出呈现与输入信号IN的值无关的低逻辑值。因此，P型晶体管3200在其栅极上具有高逻辑值，而N型晶体管3300在其栅极上具有低逻辑值。这意味着两个晶体管3200和3300被关断，如在表中的p沟道行和N沟道行由关键字“OFF”表示，输出端3400与电源端子3500和接地端子3600物理地分离。通过这种方式，可以与输入端3100上的输入信号IN的值无关地实现信号OUT的高阻抗值。

反之，当信号Ф等于高逻辑值而信号Ф_B等于低逻辑值时，与非门3001和或非门3002两者的输出将依赖于输入信号IN的值。更具体地，如果信号IN具有低的逻辑值，与非门3001的输出将是高逻辑值。而且，或非门3002的输出将是高逻辑值。因此，OUT信号的值将处于低逻辑值。另一方面，当IN信号处于高逻辑值时，OUT信号将是高逻辑值。因此，OUT信号呈现与IN信号相同的值，且在输入端3100输入的逻辑值被传输到输出端3400。这是由针对N和P晶体管沟道的关键字“switch”来表示，这表示根据IN信号来确定晶体管的沟道的状态。

对于信号Ф和Ф_B的值的剩余组合分别是低、低、高、高的逻辑值，在输出端3400产生依赖于输入端3100的信号IN的值的信号OUT。图3b的表中给出了细节，其中，“OFF”表示该单个晶体管不导通，与IN信号的值无关，而“switch”表示晶体管导通，取决于IN信号的值。更具体地，针对信号Ф和Ф_B的组合分别为低和低，当输入信号IN具有低的值时，信号OUT呈现低的值，然而当输入信号IN具有高逻辑值时，信号OUT呈现高阻抗Z的值。相反，对于信号Ф和Ф_B的组合分别为高和高时，当输入信号IN具有低逻辑值时，输出信号OUT呈现高阻抗值Z，而当输入信号IN具有高逻辑值时输出信号OUT呈现高逻辑值。

换句话说，低和低的Ф和Ф_B的组合可实现下拉(图中的PD)。在这种情况下，可以只通过缓冲器来下拉输出，并且它自己无法返回到高电平。当多个输出被连接到同一信号(一次只有一个激励)并且通过缓冲器外部的单一的和公共的上拉来实现返回高电平时，这是很有用的。这广泛地应用在实践中，因为所有的信号都参考公共的地。