[发明专利]标签和数据共同存储在物理行中的DRAM高速缓存

权利要求书

1.一种动态随机存取存储器(DRAM)，其包括：

多个行，其中每一行被配置来至少存储(i)多个高速缓存标签和(ii)由所述多个高速缓存标签指示的多个高速缓存线；和

控制电路，其被配置来：

接收存储器请求；和

根据所述接收的存储器请求在由所述接收的存储器请求内的第一高速缓存标签指示的给定高速缓存线上执行存储器存取，其中执行所述存储器存取包括：

执行所述多个行的各自行的单个读取，其中所述各自行存储多个高速缓存标签和多个高速缓存线；以及

在将所述第一高速缓存标签与存储在所述各自行中的所述多个高速缓存标签比较之前，将所述多个高速缓存标签和所述多个高速缓存线从所述各自行复制到行缓冲器中；

其中为了执行所述存储器存取，所述DRAM被配置成执行作为不间断操作块的下述操作：

为所述各自行执行DRAM打开阶段；

在所述行缓冲器中存储所述多个高速缓存标签和所述多个高速缓存线；

将由所述存储器存取修改的任何数据和由所述存储器存取未修改的数据复制回所述各自行；以及

为所述各自行执行DRAM关闭阶段。

2.根据权利要求1所述的DRAM，其中所述控制电路还被配置来确定所述接收的存储器请求内的所述第一高速缓存标签与存储在所述各自行中的所述多个高速缓存标签的第二高速缓存标签匹配。

3.根据权利要求2所述的DRAM，其中所述多个行的每个行还被配置来存储对应于所述多个高速缓存标签的元数据，其中用存储所述给定高速缓存线的所述各自行的单个读取来执行所述存储器存取包括基于所述存储器存取更新所述元数据。

4.一种系统级封装(SIP)，其包括：

位于第一芯片上的处理单元，其被配置来生成存储器请求；和

位于第二芯片上的动态随机存取存储器(DRAM)，其包括多个行，其中所述DRAM被耦接到所述第一芯片且被配置来：

在所述多个行的相同行中至少存储多个高速缓存标签和由所述多个高速缓存标签指示的多条高速缓存线；

从所述处理单元接收存储器请求；和

根据所述接收的存储器请求在由所述接收的存储器请求内的第一高速缓存标签指示的给定高速缓存线上执行存储器存取，其中执行所述存储器存取包括：

执行所述多个行的各自行的单个读取，其中所述各自行存储多个高速缓存标签和多个高速缓存线；以及

在将所述第一高速缓存标签与存储在所述各自行中的所述多个高速缓存标签比较之前，将所述多个高速缓存标签和所述多个高速缓存线从所述各自行复制到行缓冲器中；

其中为了执行所述存储器存取，所述DRAM被配置成执行作为不间断操作块的下述操作：

为所述各自行执行DRAM打开阶段；

在所述行缓冲器中存储所述多个高速缓存标签和所述多个高速缓存线；

将由所述存储器存取修改的任何数据和由所述存储器存取未修改的数据复制回所述各自行；以及

为所述各自行执行DRAM关闭阶段。

5.根据权利要求4所述的系统级封装，其中所述DRAM还被配置来确定所述接收的存储器请求内的所述第一高速缓存标签与存储在所述各自行中的所述多个高速缓存标签的第二高速缓存标签匹配。

6.根据权利要求5所述的系统级封装，其中所述第二高速缓存标签在所述各自行内的位置指示所述给定高速缓存线在所述各自行内的位置。

7.根据权利要求4所述的系统级封装，其中所述DRAM包括控制逻辑，该控制逻辑被配置成将所述接收的存储器请求中的高速缓存标签与所述各自行中的所述多个高速缓存标签比较。

8.根据权利要求7所述的系统级封装，其中所述多个行的每个行还被配置来存储对应于所述多个高速缓存标签的元数据，其中用存储所述给定高速缓存线的所述各自行的单个读取执行所述存储器存取包括基于所述存储器存取更新所述元数据。

9.根据权利要求4所述的系统级封装，其中所述各自行的所述多个高速缓存标签和多个高速缓存线被合并成单个物理结构。