[发明专利]半导体器件及其制造方法

说明书

技术领域

本发明涉及一种半导体器件和用于制造半导体器件的方法，更加具体地，涉及一种击穿电压特性的降低被抑制并且响应速度被提高的半导体器件，以及用于制造这样的半导体器件的方法。

背景技术

近年来，为了在半导体器件中实现高击穿电压、低损耗等等，已经采用碳化硅作为用于半导体器件的材料。碳化硅是具有比硅的带隙大的带隙的宽带隙半导体，在传统上已经使用硅作为用于半导体器件的材料。因此，通过采用碳化硅作为用于半导体器件的材料，半导体器件能够具有高击穿电压、被减小的导通电阻等等。

采用碳化硅作为其材料的示例性半导体器件是MOSFET(金属氧化物半导体场效应晶体管)等等。MOSFET是根据预定的阈值电压控制沟道区中的反型层的存在/不存在以导通和中断电流的半导体器件。例如，已经考虑沟槽栅极型MOSFET等等。沟槽栅极型MOSFET的特征在于沿着沟槽的壁表面形成沟道区(例如，参见日本专利特开No.9-74193(专利文献1))。在沟槽栅极型MOSFET中，导通电阻能够被减小，但是由于在沟槽的底部中的电场集中，击穿电压特性被不利地降低。为了解决它，例如，提出使其中设置源电极的沟槽与其中设置栅电极的沟槽分开的MOSFET等等(例如，参见Y.Nakano,R.Nakamura,H.Sakairi,S.Mitani,T.Nakamura,690V,1.00mΩcm²4H-SiC Double-Trench MOSFETs,International Conference on Silicon Carbide and Related Materials Abstract Book，(美国)，2011年9月11日，p.147(非专利文献1))。

引用列表

专利文献

PTL1：日本专利特开No.9-74193

非专利文献

NPL1:Y.Nakano,R.Nakamura,H.Sakairi,S.Mitani,T.Nakamura,690V,1.00mΩcm²4H-SiC Double-Trench MOSFETs,International Conference on Silicon Carbide and Related Materials Abstract Book,(United States),September11,2011,p.147

发明内容

技术问题

在专利文献1中提出的MOSFET中，源电极与源极区接触，并且经由与源极区相邻的接触区被连接到体区。因此，例如，当切换MOSFET的操作状态(从导通切换到截止状态)时，由于从在源极区和接触区之间的pn结延伸的耗尽层的影响阻碍空穴从源电极到体区的注入。这导致不利地减小MOSFET的响应速度。

在非专利文献1中提出的MOSFET中，在源电极和衬底之间的接触表面被形成为相对于沟槽的底表面靠近漏电极。因此，包括源电极的金属被容易地扩散到漂移区内，从而堆叠层错从接触表面延伸到漂移区。结果，不利地降低MOSFET的击穿电压特性。

已经鉴于前述问题提出了本发明，并且其目的是为了提供一种击穿电压特性的降低被抑制并且响应速度被提高的半导体器件，以及用于制造这样的半导体器件的方法。

问题的解决方案

根据本发明的半导体器件包括：衬底，该衬底是由碳化硅制成并且其中形成有第一沟槽和第二沟槽，第一沟槽在一个主表面一侧具有开口，第二沟槽在该主表面一侧具有开口并且比第一沟槽浅；栅极绝缘膜，该栅极绝缘膜被设置在第一沟槽的壁表面上并且与第一沟槽的壁表面接触；栅电极，该栅电极被设置在栅极绝缘膜上并且与栅极绝缘膜接触；以及接触电极，该接触电极被设置在第二沟槽的壁表面上并且与第二沟槽的壁表面接触。衬底包括：源极区，该源极区包括衬底的主表面和第一沟槽的壁表面；体区，该体区与源极区形成接触并且包括第一沟槽的壁表面；以及漂移区，该漂移区与体区形成接触并且包括第一沟槽的壁表面。第一沟槽被形成为延伸通过源极区和体区并且到达漂移区。第二沟槽被形成为延伸通过源极区并且到达体区。