[发明专利]具有掩埋的导电区域的微机电器件及其制造工艺

说明书

技术领域

本发明涉及一种具有掩埋的导电区域的微机电(MEMS)器件及其制造工艺。

背景技术

众所周知，MEMS器件包括具有这样的区域的结构层，该区域在空腔或气隙之上延伸并且在相对于在结构层下面延伸的支撑(例如，半导体材料衬底)的顶表面平行或横向的方向上限定悬浮结构。

可以使用各种机械加工技术(诸如，表面微机械加工，其包括限定结构层中的结构并且去除在衬底上面形成的牺牲层)来获得悬浮结构。

通常，正如面向悬浮结构的其它固定结构那样，悬浮结构经由锚固和支撑区域锚固到衬底。这些锚固和支撑区域还实现悬浮或固定结构到器件的其它部分或者外部世界的电连接，以用于它们的电偏置并且读取由移动结构的运动产生的可变电量。

在这种情况下，电连接结构由包括导电互连线的掩埋区域形成；该导电互连线在空腔下面延伸，并且由衬底支撑，并且当衬底由半导体材料制成时，通常通过绝缘层与衬底电绝缘。

导电互连线可以有益地由半导体材料(通常是掺杂的多晶硅)制成。

例如，申请人使用的用于生产硅惯性传感器和致动器的一个工艺包括，提供由多晶体硅(polycrystalline silicon)(也称作多晶硅)制成的掩埋的互连线，该互连线被布置在衬底上，被原位掺杂；通常通过等离子增强化学气相沉积(PECVD)来形成牺牲氧化层；并且通过使用外延技术生长厚多晶硅层来形成结构层。

这种技术使得能够形成大厚度的悬浮结构，该悬浮结构能够在平行于衬底表面的平面中并且/或者在横向于平面的方向上运动。可实现的大厚度使得将获得广阔的垂直表面，并且从而将获得大的总电容和高的稳健性、灵敏度和可靠性。

在这种类型的器件中，互连的最终电阻率严格取决于版图、厚度、工艺沉积参数、和热处理步骤顺序，并且对于完成的MEMS器件的在信噪比方面的电气性能有显著的影响。

具体地，为了获得高信噪比，提供具有低电阻的掩埋的互连线是有利的。为此，掺杂沉积的多晶体硅材料是已知的。例如，可以执行使用POCl₃的热掺杂步骤或者离子注入。以这种方式，获得0.4-1.5mΩ·cm的数量级的电阻率。然而，离子注入技术相对成本高昂并且不能使得能够获得足够低的电阻率。另一方面，使用POCl₃掺杂使得能够获得比注入技术更低的电阻率，但是该电阻率仍不足够低。此外，该技术相对地远不一致，并且更不经常用于具有大于150mm直径的衬底上的工艺。

为了获得掩埋的互连线的高电导率，还已经提出了使用硅化(silicidation)技术，该硅化技术包括在互连线的上面形成金属硅层，该硅化技术是已知的并且被应用于集成电路和存储器。

例如，Zhihong L.等人发表的“Study on the application of silicide in surface micromachining”，J.Micromech.Microeng.12(2002),pp.162–167描述了一种用于在MEMS器件中形成经硅化的互连线的技术。具体地，该文章描述了一种自对准的技术，其中多晶硅层被提供、被植入、并且经受退火，金属层(通常是钴)被沉积，并且所得的晶片经受快速热退火(RTA)，从而硅化物仅在存在多晶硅互连线处形成。通过盐酸溶液去除尚未再反应的金属，并且工艺继续进行对于形成器件的固定和移动结构的必要步骤。

然而，上文的已知解决方案可以被改进，因为钴金属化物对于用于释放移动结构的盐酸没有足够的抵抗力，并且在生长结构层所具体地必要的高温退化，这就抵消了可能获得的优点。此外，该解决方案不易与现有制造工艺集成。

发明内容

本发明的目标是提供克服已知技术的缺点的器件和工艺。

根据本发明，分别地，如在权利要求1和权利要求9中所限定，提供具有掩埋的导电区域的微机电器件及其制造工艺。

在实践中，在衬底上、在空腔下面延伸的电连接区域由导电多重层形成，该导电多重层包括第一半导体材料层(诸如，多晶体硅)、由半导体材料和过渡金属制成的二元化合物的复合层(诸如，钨硅化物)、和第二半导体材料层(诸如，多晶体硅)。

附图说明

为了更好地理解本发明，此处仅仅以非限制性示例的方式，通过引用附图，描述本发明的一些实施例，附图中：

－图1A-图1F是在本方法的第一实施例的中间连续步骤中的由半导体材料制成的晶片的截面图；

－图2A-图2I是在本方法的第二实施例的中间连续步骤中的由半导体材料制成的晶片的截面图；