[发明专利]集成知识产权(Ip)块到处理器中

说明书

背景技术

在高性能和低功耗两个环节的主流处理器芯片正更多地集成额外的功能，例如图形、显示引擎、安全引擎、PCIe^TM端口(即端口为按照外围组件互连快速(PCI Express^TM(PCIe^TM))规范基础规范版本2.0(2007年公布)(此后称为PCIe^TM规范)和其他基于PCIe^TM的外围设备，同时保持对符合PCI规范的设备的旧有支持，例如外围组件互连(PCI)本地总线规范，版本3.0(2002年公布)(此后称为PCI规范))。

由于来自服务器、桌面、移动、嵌入式、超级移动和移动互连网设备领域的不同要求，这样的设计被高度划分。不同的市场寻求使用单芯片片上系统(SoC)解决方案，其将处理器核心、存储器控制器、输入/输出控制器和其他特定领域的加速元件中的至少一些合并到单芯片。然而，由于难以在单个管芯上集成不同的知识产权(IP)块，所以聚集这些特征的设计出现的慢。特别如此的是，IP块可以有各种要求和设计独特性，并且可以要求许多专用线、通信协议等，以使他们能够合并到SoC中。其结果是，开发的每个SoC或者其他先进的半导体设备要求大量的设计复杂度和定制以合并不同的IP块到单个设备。由于处理器设计和IP块设计两者的定制性质，难以设计容纳通用目的处理器核心与这样的IP块的任何SoC。

附图说明

图1是按照本发明的实施例的基本互连架构的框图。

图2是按照本发明的实施例的互连架构的进一步细节的框图。

图3是按照本发明的实施例的SoC的高级别框图。

图4是按照本发明的另一实施例的系统的框图。

图5是按照本发明的实施例的边带互连的框图。

具体实施方式

在各种实施例中，不同的部件例如直接媒体接口(DMI)/PCIe^TM控制器、显示引擎、可管理性引擎、存储器仲裁器、核心、功率控制单元和其他这样的部件可以使用片上协议进行集成。更具体的，在单个半导体管芯上实现的所有这些部件可以通过提供高带宽主要通信和低带宽边带通信的结构的一个或多个层级耦合。通过多个结构接口实现的中心部件可以提供基本平台以使更多的IP能够集成到处理器和SoC中。

实施例可以用于许多不同类型的系统。例如，在这里描述的实现可以被用于连接半导体设备，例如处理器或者可以装配到单个半导体管芯上的其他半导体设备。在特定的实现中，设备可以是片上系统(SoC)或者其他先进的处理器，包括各种同类的和/或异类的处理代理和如网络部件的额外部件，例如路由器、控制器、桥设备、存储器等等。

一些实现可以被用于按照给定的规范设计的半导体设备，所述规范例如是由半导体制造商发布的集成片上系统结构(IOSF)规范，用来提供标准化的用于在SoC或者其他芯片内附着知识产权(IP)块的片上互连协议。这样的IP块可以有不同类型，包括通用目的的处理器，例如顺序或者无序核心、固定功能单元、图形处理器、控制器以及其它。通过标准化互连协议，因此实现了在不同类型的芯片中更广泛使用IP代理的框架。因此，不仅半导体制造商可以跨越广泛的各种客户领域有效地设计不同类型的芯片，而且可以通过规范使第三方可以设计逻辑(例如IP代理)以在这样的芯片中并入。并且此外，通过为互连协议的多个面提供多个选项，能有效地适应设计重用。尽管在这里结合这个IOSF规范描述的实施例，但对本发明范围的理解并不限于这一点，并且实施例可以被用于许多不同类型的系统。

现在参照图1，显示了按照本发明的实施例的基本互连架构的框图。如图1显示的，系统10可以是片上系统的一部分或者其他半导体设备，并且包括在各部件间作为互连的结构20。在显示的实现中，这些部件包括IP代理30和40，其可以是用来提供各种功能(例如计算能力、图形能力等)的独立的IP块。在一个实施例中，这些IP代理因此是具有遵从IOSF规范的接口的IP块或者逻辑设备。如进一步看到的，结构20也与桥50接口连接。尽管在图1的实施例中为了易于解释而没有显示，但应当理解，桥50可以作为到其它系统部件(例如，在相同的芯片上或者一个或多个不同芯片上)的接口。