[发明专利]在金属成型体和结合到厚布线或条片用的功率半导体间形成连接的方法

说明书

技术领域

本发明涉及将功率半导体芯片通过上侧电势面连接到厚的布线和条片的方法。

背景技术

为了开发使用寿命长并且耐用的功率半导体模块，特别地，半导体的上部（上侧）连接和下部（下侧）连接有很高的热要求和电要求。通常，半导体的下侧通过焊接连接、或者还部分地通过烧结或扩散焊接连接。

通常，半导体的上侧具有最适于厚铝布线的结合处理的金属喷镀或金属层。尽管半导体的上侧和下侧有极易变形的金属喷镀层，但为降低电损耗，半导体仍然越来越薄。当今，市面上的功率半导体总厚度为70μm。研究机构已经提出厚度仅为10μm的极薄的第一晶片。

现有技术的缺点

芯片的上侧连接对功率模块的寿命期限影响极大。芯片下侧的很稳定的烧结连接只能略微延长模块的寿命，而半导体上侧的铝布线连接不好则会成为致命因素。

许多年来，铝结合已成为功率电子器件生产线中的确定技术。结合处理的持续优化会使这种连接的预期寿命得以延长。然而，这样的高水准已接近铝焊接连接的应力的物理极限，因而预期寿命的大幅提高只能通过设计和结合技术方面的新理念来实现。现在有关半导体下侧的烧结技术（相比于焊接技术）已经促成预期使用寿命的两位数增长，这也印证了上述观点。

而且，在工艺过程中，处理70μm薄的半导体会有许多困难（而对于更薄的半导体，这些困难会更大）。因而，对于加工和测试过程的参数化，以及对于想法的构成，极薄的硅层是加工过程中越来越大的利益风险。不但热机械应力会导致断裂的风险，加工过程中的轻负载也会导致断裂的风险（例如，晶圆级高电流测试时触针的安装）。

发明内容

现本发明的目的是：通过改善上侧电势面上的触点，增加功率模块的寿命，特别是增加功率半导体芯片的寿命。同时，利用更稳定并且断裂风险更低的设计将会提高收益。

根据本发明，通过独立权利要求的技术方案可以实现该目的。从属权利要求参考优选实施例。为了实现该新技术对上侧连接的改变，下面先说明功率模块的设计所需要的改变。

这些改变使得与厚的铜布线结合技术相关的上侧得以改变，并且对负载循环耐用性方面也有显著提高。而且，这些改变也降低了由半导体的热机械应力和加工过程的机械应力所致的断裂而带来的风险。

上述内容是这样实现的，通过将金属层或成型体布置在至少半导体上方，优选也布置在半导体下方，因而半导体以对称的方式热机械应变。

而且，这些薄层或成型体形成表面的机械保护，特别是遍及电势面，例如针对摩擦接触测试过程（晶圆级高电流测试）。这实现了在完成半导体的上侧连接之前进行半导体的安全的电学测试。对于电学测试，结合到半导体的金属层的表面被专用的弹簧工具接触，不会有损坏半导体的精细表面结构的风险。

本发明涉及单个的功率半导体芯片、基板上成排的功率半导体，或者具有一系列半导体元件的半导体晶片。单个芯片（图7，附图标记12）、成排完整的晶片组件（图3，附图标记6）在上侧设有约30μm～300μm厚的所谓金属（优选为导电性、导热性好，例如Cu（铜）、Ag（银）、Au（金）、Al（铝）、Mo（钼）、W（钨）及其合金）的成型体4、5。对于在30μm范围内的薄半导体，使用30μm～40μm的成型体，而对于150μm至200μm的厚一点的半导体，使用100μm～150μm的稍厚点的成型体。

该成型体4、5通过低温烧结技术（银层7）（或扩散焊接或胶合）固定于半导体12的金属喷镀层8上。成型体不遍及单个半导体12的整个尺寸，但在一些实施例中，在上侧的低切部分延伸。

上侧接触面8所需要的成型体4、5是通过图案化金属箔3得到的，金属箔3通过结合层2（图1）被承载箔1承载，以转移到单个的功率半导体、成排的功率半导体或者完整的晶片组件6的待烧结表面。

为此，上侧触点的要求位置和区域被转印至金属箔的结构。这是通过例如光刻和蚀刻或者通过激光切割（或者铣）和去除废料实现的（如图2所示）。

在一个优选实施例中，成型体4、5也可另外被氧化抑制层（例如图8、附图标记10，NiAu层系统）覆盖。

在该连接中，承载箔用于确保在结合过程中成型体的相互位置精确固定。

上侧触点现作为结合搭档在接触面的边界被易烧结银的结合层7覆盖（图3）。另一种方式是将烧结银布置在成型体4、5上。

当具有固定成型体的承载箔被布置在功率半导体上时，成型体4、5与承载箔1的结合确保了所有的预定位置被平行地覆盖。因此，对于多个功率半导体，通过成型体同样可确保合理且经济的安装。