[发明专利]用于释放多个半导体器件层的外延剥离

说明书

技术领域

本公开涉及半导体器件制造，并且尤其涉及从下面的基底衬底去除多个（即，两个或更多）半导体器件层的方法。

背景技术

可以以薄膜形式制造的器件与它们的体对应物相比具有三个明显的优点。首先，由于使用的材料更少，薄膜器件改善了与器件制造相关联的材料成本。第二，小的器件重量是毋容置疑的优点，该优点推动了大范围薄膜应用的工业水平努力。第三，如果尺寸足够小，则器件在其处于薄膜形式时可呈现机械挠性。此外，如果从能够再利用的衬底去除了器件层，则可以实现另外的制造成本降低。

正在进行如下努力：（i）由体材料（即半导体）产生薄膜衬底以及（ii）通过从下面的体衬底除去器件层形成薄膜器件层，该薄膜器件层形成在所述体衬底上。

形成薄膜器件的一种方法是利用外延剥离（ELO）工艺从基底衬底释放半导体器件层。在常规的用于III-V化合半导体材料的ELO工艺中，在III-V化合物半导体材料与上覆的半导体器件层之间插入AlAs层。然后在HF中对所得到的结构进行蚀刻。在蚀刻之后，从III-V化合物半导体材料释放半导体器件层。

前述常规ELO工艺只能在蚀刻之后释放单个III-V化合物半导体材料。因此，常规ELO工艺的吞吐量低。

因此，需要提供一种增加常规ELO工艺的产量的方法，使得可以从单个基底衬底顶上释放多个半导体器件层，例如III-V化合物半导体材料层。

发明内容

本公开提供了一种从下面的基底衬底去除多个半导体器件层的方法。在本公开中，在基底衬底上形成多层叠层。该多层叠层包括牺牲材料层和半导体材料层的交替层。所形成的每个连续的牺牲材料层比先前形成的牺牲材料层更厚。因此，每个牺牲材料层的厚度从最靠近基底衬底形成的牺牲材料层向上增加。由于牺牲材料层的厚度差，每个牺牲材料层以不同的速率蚀刻，较厚的牺牲材料层比较薄的牺牲材料层蚀刻得更快。然后进行蚀刻，该蚀刻首先去除所述多层叠层中的较厚的牺牲材料层。因此该多层叠层中的最上部半导体器件层首先被释放。随着蚀刻继续，其它牺牲材料层以厚度减小的顺序被依次去除，并且其它半导体器件层被自上而下依次去除。

因此，本公开的方法与常规ELO工艺相比增加了吞吐量，这是因为多个半导体器件层从单个基底衬底释放，在常规ELO工艺中从单个基底去除单个半导体器件层。

在本公开的一个方面，该方法包括在基底衬底上形成多层叠层。所述多层叠层自下而上包括：具有第一厚度的第一牺牲材料层、第一半导体器件层、具有第二厚度的第二牺牲材料层、以及第二半导体器件层，其中所述第一厚度小于所述第二厚度。接下来，通过蚀刻选择性地去除所述第一和第二牺牲材料层。根据本公开，以比第一牺牲材料层更快的速率蚀刻第二牺牲材料层，由此顺序地在释放第二半导体器件层之后释放第一半导体器件层。

在一些实施例中，每个释放的半导体器件层可以被转移到热膨胀系数与所释放的半导体器件层基本相同的衬底。

在另一方面，该方法包括在基底衬底上形成多层叠层。该多层叠层包括多个牺牲材料层和半导体器件层，其中所述多层叠层内的每个半导体器件层夹置在具有第一厚度的下部牺牲材料层与具有第二厚度的上部牺牲材料层之间。根据本公开，所述第一厚度小于所述第二厚度。接下来，通过蚀刻选择性地去除每个牺牲材料层，其中该多层叠层中的每个上部牺牲材料层以比每个下部牺牲材料层更快的速率被蚀刻，由此从最上部半导体器件层到最底部半导体器件层顺序释放每个半导体器件层。

在一些实施例中，每个释放的半导体器件层可以被转移到热膨胀系数与所释放的半导体器件层基本相同的衬底。

在本公开的又一方面，提供了一种半导体结构。所述结构包括基底衬底以及位于所述基底衬底上的多层叠层。所述多层叠层自下而上包括：具有第一厚度的第一牺牲材料层、第一半导体器件层、具有第二厚度的第二牺牲材料层、以及第二半导体器件层，其中所述第一厚度小于所述第二厚度。

在本公开的再一方面，提供了一种半导体结构。该半导体器件结构包括位于基底层上的多层叠层。该多层叠层包括多个牺牲材料层和半导体器件层，其中该多层叠层内的每个半导体器件层夹置在具有第一厚度的下部牺牲材料与具有第二厚度的上部牺牲材料层之间，其中，所述第一厚度小于所述第二厚度。

附图说明

图1是示出根据本公开的一个实施例能够使用的包括基底衬底的初始结构的图画表示（通过横截面视图）；