[发明专利]用于释放多个半导体器件层的外延剥离

权利要求书

1.一种从基底衬底顶上释放多个半导体器件层的方法，所述方法包括：

在所述基底衬底上形成多层叠层，所述多层叠层自下而上包括：具有第一厚度的第一牺牲材料层、第一半导体器件层、具有第二厚度的第二牺牲材料层、以及第二半导体器件层，其中所述第一厚度小于所述第二厚度；以及

通过蚀刻选择性地去除所述第一和第二牺牲材料层，其中以比所述第一牺牲材料层更快的速率蚀刻所述第二牺牲材料层，由此顺序地在释放所述第二半导体器件层之后释放所述第一半导体器件层。

2.根据权利要求1所述的方法，其中所述第一和第二牺牲材料层包括III-V化合物半导体材料，并且所述蚀刻包括含HF的蚀刻剂。

3.根据权利要求1所述的方法，其中所述第一和第二牺牲材料层包括含磷化物材料，并且所述蚀刻包括不含HF的蚀刻剂。

4.根据权利要求1所述的方法，其中在从室温达到但是不超过所述蚀刻剂的沸点的温度下进行所述蚀刻。

5.根据权利要求1所述的方法，其中所述基底衬底包括含Ge半导体材料，并且其中在所述含Ge半导体材料与所述多层结构之间形成半导体缓冲层。

6.根据权利要求1所述的方法，其中所述第一和第二牺牲材料层由与所述基底衬底以及所述第一和第二半导体器件层不同的半导体材料构成。

7.根据权利要求1所述的方法，其中所述第一和第二牺牲材料层由与所述第一和第二半导体器件层相同的半导体材料构成，并且其中在每个半导体器件层下方形成第一保护层，并且其中在每个半导体器件层的暴露表面上形成第二保护层。

8.一种从基底衬底顶上释放多个半导体器件层的方法，所述方法包括：

在基底衬底上形成多层叠层，所述多层叠层包括多个牺牲材料层和半导体器件层，其中所述多层叠层内的每个半导体器件层夹置在具有第一厚度的下部牺牲材料层与具有第二厚度的上部牺牲材料层之间，其中，所述第一厚度小于所述第二厚度；以及

通过蚀刻选择性地去除所述多个牺牲材料层中的每个牺牲材料层，其中所述多层叠层中的每个上部牺牲材料层以比每个下部牺牲材料层更快的速率被蚀刻，由此从最上部半导体器件层到最底部半导体器件层顺序释放每个半导体器件层。

9.根据权利要求8所述的方法，其中所述多个牺牲材料层中的每个牺牲材料层包括III-V化合物半导体材料，并且所述蚀刻包括含HF的蚀刻剂。

10.根据权利要求8所述的方法，其中所述多个牺牲材料层中的每个牺牲材料层包括含磷化物材料，并且所述蚀刻包括不含HF的蚀刻剂。

11.根据权利要求8所述的方法，其中在从室温达到但是不超过所述蚀刻剂的沸点的温度下进行所述蚀刻。

12.根据权利要求8所述的方法，其中所述基底衬底包括含Ge半导体材料，并且其中在所述含Ge半导体材料与所述多层结构之间形成半导体缓冲层。

13.根据权利要求8所述的方法，其中所述多个牺牲材料层中的每个牺牲材料层由与所述基底衬底以及所述多个半导体器件层中的每个半导体器件层不同的半导体材料构成。

14.根据权利要求1所述的方法，其中所述多个牺牲材料层中的每个牺牲材料层由与所述多个半导体器件层中的每个半导体器件层相同的半导体材料构成，并且其中在每个半导体器件层下方形成第一保护层，并且其中在每个半导体器件层的暴露表面上形成第二保护层。

15.一种半导体结构，包括：

基底衬底；以及

所述基底衬底上的多层叠层，所述多层叠层自下而上包括：具有第一厚度的第一牺牲材料层、第一半导体器件层、具有第二厚度的第二牺牲材料层、以及第二半导体器件层，其中所述第一厚度小于所述第二厚度。

16.根据权利要求15所述的半导体结构，其中所述基底衬底包括III-V化合物半导体材料。

17.根据权利要求15所述的半导体结构，其中所述基底衬底包括含Ge半导体材料，并且其中半导体缓冲层位于所述含Ge半导体材料与所述多层结构之间。

18.根据权利要求15所述的半导体结构，其中所述第一和第二牺牲材料层由与所述基底衬底以及所述第一和第二半导体器件层不同的半导体材料构成。