[发明专利]包含具有不同的少数载流子寿命的沟道区域的设备及方法

说明书

优先权申请

本申请案主张2011年8月16申请的第13/211,033号美国申请案的优先权利益，所述申请案以全文引用方式并入本文中。

背景技术

总是需要具较大密度的存储器装置。在半导体芯片的表面上横向地形成存储器装置使用大量的芯片有效面积。需要具有用于进一步增加存储器密度从而超越传统存储器装置的新配置的经改进存储器装置。

附图说明

图1A展示根据本发明的实施例的存储器装置。

图1B展示来自图1A的根据本发明的实施例的存储器串的框图。

图1C展示在操作根据本发明的实施例的存储器串时的载流子产生的模型。

图1D展示在操作根据本发明的实施例的存储器串时的载流子产生的模型。

图2展示根据本发明的实施例的存储器串的沟道区域的电势对时间的图表。

图3A展示根据本发明的实施例的另一存储器装置。

图3B展示根据本发明的实施例的另一存储器装置。

图4A到图4I展示根据本发明的实施例的存储器装置的处理操作。

图5展示使用根据本发明的实施例的存储器装置的信息处置系统。

具体实施方式

在本发明的下列详细描述中，参考附图，所述附图形成本发明的一部分且在其中通过说明展示其中可实践本发明的特定实施例。足够详细描述这些实施例以使所属领域的技术人员能够实践本发明。可利用其它实施例并可作出逻辑改变、电改变等等。

图1A展示形成于衬底102上的呈存储器装置100的形式的设备。图1B展示来自图1A的存储器串101。如图1B中所示，电荷存储结构112(例如，穿隧电介质、多晶硅与电荷阻断材料的组合；氮化物、氧化物与氮化物的组合；或可提供电荷存储功能的任何其它材料组合，无论是目前已知的还是在未来开发的)实质上包围加长沟道区域110以形成对应于多个存储器单元栅极114中的每一者的相应电荷存储结构(所述多个存储器单元栅极114还可实质上包围加长沟道区域110及电荷存储结构112的相应横截面)。所述电荷存储结构可为单一结构的相应多个部分，或可包括多个分离的离散结构。

第一选择栅极120及第二选择栅极122经展示为选择性地将加长沟道区域110分别耦合到源极区域130及漏极区域132。电介质104可填充在例如上述组件等组件之间的空间中。

在一个实例中，加长沟道区域110由半导体材料(例如p型及/或未掺杂多晶硅)形成。加长沟道区域110可在多个工艺动作中形成，例如其中第一端111在不同于用以形成加长沟道区域110的其它部分(例如第二端113及/或中间部分)的多晶硅沉积活动中形成。源极区域130及漏极区域132经展示为分别耦合到加长沟道区域110的第一端111及第二端113。在一个实例中，源极区域130及漏极区域包含n型半导体材料，例如n+多晶硅。

在操作期间，包括源极区域130、加长沟道区域110及漏极区域132的路径用作n-p-n晶体管，而且选择栅极120、122及存储器单元栅极114操作以允许(或禁止)沿所述途径的信号传输。包括源极区域130、加长沟道区域110、漏极区域132、选择栅极120、122、电荷存储结构112及存储器单元栅极114的组件一起形成存储器串101。在一个实例中，所述存储器串配置于电路中以作为NAND存储器串而操作。

源极线126及例如位线128等数据线经展示为分别耦合到源极区域130及漏极区域132。源极线126及位线128可包括以下每一者、由以下每一者组成或基本上由以下每一者组成：金属(例如铝、铜或钨)或这些或其它导体金属的合金。在本揭示内容中，术语“金属”进一步包括金属氮化物或主要作为导体而操作的其它材料。

图1B展示来自图1A的存储器串101的框图。所述图中所示的存储器单元栅极114的数目仅出于说明目的。在一个实例中，存储器串101包括介于选择栅极120、122之间的8个存储器单元栅极114。