[发明专利]用于非易失性存储器的片上动态读取

说明书

技术领域

本公开涉及用于非易失性存储器的技术。

背景技术

半导体存储器已经变得越来越普及地用于各种电子设备中。例如，将非易失性半导体存储器用于个人导航设备、蜂窝电话、数码相机、个人数字助理、移动计算设备、非移动计算设备和其它设备中。电可擦除可编程只读取存储器（EEPROM）及闪速存储器是最流行的非易失性半导体存储器之一。

EEPROM和闪速存储器都使用位于半导体衬底中的沟道区上方并与该沟道区绝缘的浮置栅极。该浮置栅极和沟道区位于源极区和漏极区之间。控制栅极被设置在浮置栅极上并与之绝缘。晶体管的阈值电压由浮置栅极上保留的电荷量来控制。也就是说，在晶体管导通以允许在晶体管的源极和漏极之间的导通之前必须施加给控制栅极的最小电压量由浮置栅极上的电荷电平控制。

一些EEPROM及闪速存储器设备具有用于存储两个范围的电荷的浮置栅极，并且因此，存储器元件可在两个状态（例如已擦除状态和已编程状态）之间被编程/擦除。这样的闪速存储器设备有时被称为二进制闪速存储器设备，因为每个存储器元件可存储一位数据。

多状态（也称为多电平）闪速存储器设备通过识别多个不同的允许/有效的已编程的阈值电压范围来实现。每个不同的阈值电压范围与在存储器设备中编码的数据位集合的预定值对应。例如，每个存储器元件在当其处于与四个不同阈值电压范围对应的四个离散电荷带之一时能够存储两位数据。

通常，在编程操作期间施加给控制栅极的编程电压V_PGM是作为幅度随时间增加的一系列脉冲而施加的。在一个可能的方法中，脉冲的幅度随着每个连续脉冲而增加预定步长，例如0.2-0.4V。V_PGM可被施加给闪速存储器元件的控制栅极。在编程脉冲之间的时间段中，执行验证操作。也就是说，在连续编程脉冲之间读取被并行编程的一组元件中的每个元件的编程电平，以确定该编程电平是否等于或大于该元件正被编程到的验证电平。对于多状态闪速存储器元件的阵列，可以针对元件的每个状态执行验证步骤，以确定该元件是否已经达到了其数据关联验证电平。例如，能够以四个状态存储数据的多状态存储器元件可能需要针对三个比较点执行验证操作。

而且，当对EEPROM或闪速存储器设备(例如，在NAND串中的NAND闪速存储器设备)编程时，通常V_PGM被施加给控制栅极并且位线被接地，这致使来自单元或者存储器元件（例如，存储元件）的沟道的电子被注入到浮置栅极中。当电子在浮置栅极中聚集时，浮置栅极变为带负电并且存储器元件的阈值电压升高，因而认为该存储器元件处于已编程状态。

此外，在读取操作期间，将读取参考电压施加给待读取的存储元件集合，并且做出关于哪个读取参考电压导致存储元件变得导通的认定。读取参考电压被设置，以允许区别存储元件的数据状态。然而，读取参考电压通常是固定的，并且不能解决以下这样的事实：例如由于一些因素（例如电荷泄漏，温度改变，编程循环的数量等）而造成的存储元件集合的阈值电压分布可改变。因此，读取错误可能出现。

为了解决阈值电压分布中的移位，可以“动态地”确定新的读取参考电压。然而，用于动态地确定新读取电平的一些传统方法需要构建用于每个状态的阈值电压分布。然而，这需要大量的计算，其可能是耗时的。另外，还可能需要在存储器控制器中执行这些计算。

用于动态地确定读取电平的一种传统方法是读取数据，并随后确定是否可以使用错误校正码（ECC）来校正错误。如果ECC不能校正错误，则可以移位读取电平并且再次读取数据。如果ECC仍然不能校正错误，则重复该过程直到成功地读取该数据为止。该过程通常涉及将数据转移出存储器阵列，以尝试使用ECC来进行校正。将数据转移出存储器阵列以及执行ECC都可能占据相当多的时间。

而且，随着存储器阵列尺寸的缩小，多个寄生效应（例如单元到单元的干扰）和非理想效应（例如编程噪声）增加，这导致用于每个已编程状态的更宽的阈值电压分布。因此，在每个已编程状态之间可用的空间随着每个生成而变得越来越小，这意味着错误失败位计数在增加。这使得选择用于每个状态的读取电平甚至更加重要以使得错误失败位计数最小化。

附图说明

图1是NAND串的俯视图。

图2是NAND串的等效电路图。

图3是非易失性存储器系统的框图。

图4是描述存储器阵列的一个实施例的框图。

图5是描述感测块的一个实施例的框图。

图6A描述示例性Vt分布集合。