[发明专利]用于神经时间编码、学习和识别的方法和装置

说明书

技术领域

本发明的特定实施例总体上涉及神经系统工程，且更具体地，涉及一种神经时间编码（neural temporal coding）、学习和识别的方法和装置。

背景技术

神经系统（neural system）中的神经元（neuron）可以使用时控锋电位（timed spike）形式的所谓的时间码来在时间上传送信息。因此，编码和解码的方法及学习这种时间信息的方法是主要关注的。

具体地，希望与其它时间模式方法形成对比地辨别时间模式，而不仅仅是输入或输入的顺序相一致。本发明所提供的方法是仿生性的/一致性的，但降低了复杂性，并能够编码、解码、识别和学习时间锋电位信号模式。

发明内容

本发明的特定实施例提供了一种用于神经时间编码的方法。所述方法总体上包括使用相对延迟线提取（relative delay line abstraction），其以时间延迟来对到神经元电路中的一个或多个突触（synaptic）输入进行延迟；基于所述神经元电路的经加权和延迟的突触输入，应用动态锋电位形成模型来确定所述神经元电路的锋电位形成行为；及按照无监督学习规则，根据所述神经元电路的锋电位形成与经延迟的突触输入的时序关系，来调整与所述突触输入相关联的权重。

本发明的特定实施例提供了一种用于神经时间编码的装置。所述装置总体上包括：第一电路，被配置为使用相对延迟线提取，其以时间延迟来对到神经元电路中的一个或多个突触输入进行延迟；第二电路，被配置为基于所述神经元电路的经加权和延迟的突触输入，应用动态锋电位形成模型来确定所述神经元电路的锋电位形成行为；及第三电路，被配置为按照无监督学习规则，根据所述神经元电路的锋电位形成与经延迟的突触输入的时序关系，来调整与所述突触输入相关联的权重。

本发明的特定实施例提供了一种用于神经时间编码的装置。所述装置总体上包括：用于使用相对延迟线提取的模块，所述相对延迟线提取以时间延迟来对到神经元电路中的一个或多个突触输入进行延迟；用于基于所述神经元电路的经加权和延迟的突触输入，应用动态锋电位形成模型来确定所述神经元电路的锋电位形成行为的模块；及用于按照无监督学习规则，根据所述神经元电路的锋电位形成与经延迟的突触输入的时序关系，来调整与所述突触输入相关联的权重的模块。

本发明的特定实施例提供了一种用于神经时间编码的计算机程序产品。所述计算机程序产品总体上包括计算机可读介质，所述计算机可读介质包括代码，用于使用相对延迟线提取，其以时间延迟来对到神经元电路中的一个或多个突触输入进行延迟；基于所述神经元电路的经加权和延迟的突触输入，应用动态锋电位形成模型来确定所述神经元电路的锋电位形成行为；及按照无监督学习规则，根据所述神经元电路的锋电位形成与经延迟的突触输入的时序关系，来调整与所述突触输入相关联的权重。

本发明的特定实施例提供了一种用于长且大的空间-时间模式的神经时间编码的方法。所述方法总体上包括：将分级的多层神经网络中的每一层神经元电路连接到输入并且连接到所述多层神经网络中的另一层神经元电路；及将所述多层神经网络中的第一层神经元电路与输入模式的第一分部进行匹配，其中，作为对所述输入模式的一个分部和所述输入模式的另一个分部进行匹配的结果，所连接的层对所述另一层的神经元电路的发放（firing）的组合进行匹配。

本发明的特定实施例提供了一种用于长且大的空间-时间模式的神经时间编码的装置。所述装置总体上包括：第一电路，被配置为将分级的多层神经网络中的每一层神经元电路连接到输入并且连接到所述多层神经网络中的另一层神经元电路；及第二电路，被配置为将所述多层神经网络中的第一层神经元电路与输入模式的第一分部进行匹配，其中，作为对所述输入模式的一个分部和所述输入模式的另一个分部进行匹配的结果，所连接的层对所述另一层的神经元电路的发放的组合进行匹配。

本发明的特定实施例提供了一种用于长且大的空间-时间模式的神经时间编码的装置。所述装置总体上包括：用于将分级的多层神经网络中的每一层神经元电路连接到输入并且连接到所述多层神经网络中的另一层神经元电路的模块；及用于将所述多层神经网络中的第一层神经元电路与输入模式的第一分部进行匹配的模块，其中，作为对所述输入模式的一个分部和所述输入模式的另一个分部进行匹配的结果，所连接的层对所述另一层的神经元电路的发放的组合进行匹配。