[发明专利]用于神经时间编码、学习和识别的方法和装置

权利要求书

1.一种神经时间编码的方法，包括：

使用相对延迟线提取，其以时间延迟来对到神经元电路中的一个或多个突触输入进行延迟；

基于所述神经元电路的经加权和延迟的突触输入，应用动态锋电位形成模型来确定所述神经元电路的锋电位形成行为；及

按照无监督学习规则，根据所述神经元电路的锋电位形成与经延迟的突触输入的时序关系，来调整与所述突触输入相关联的权重。

2.根据权利要求1所述的方法，进一步包括：

控制所述权重、与所述神经元电路相关联的突触的数量、所述突触的时间常数、所述神经元电路的发放阈值、所述神经元电路的抑制程度、或者与所述神经元电路相关联的噪声中的至少一个，以导致所述神经元电路的初始发放速率。

3.根据权利要求1所述的方法，进一步包括：

由所述无监督学习规则应用模拟退火来进行权重的所述调整。

4.根据权利要求1所述的方法，进一步包括：

选择与所述神经元电路相关联的可重用突触；及

修改所述可重用突触的权重、延迟或传入中的至少一个。

5.根据权利要求4所述的方法，其中，选择所述可重用突触是基于：所述无监督学习规则将所述可重用突触的权重减小到低于阈值的值。

6.根据权利要求4所述的方法，其中，选择所述可重用突触是以所述突触被重用后所经过的时间为条件的。

7.一种用于神经时间编码的装置，包括：

第一电路，被配置为使用相对延迟线提取，其以时间延迟来对到神经元电路中的一个或多个突触输入进行延迟；

第二电路，被配置为基于所述神经元电路的经加权和延迟的突触输入，应用动态锋电位形成模型来确定所述神经元电路的锋电位形成行为；及

第三电路，被配置为按照无监督学习规则，根据所述神经元电路的锋电位形成与经延迟的突触输入的时序关系，来调整与所述突触输入相关联的权重。

8.根据权利要求7所述的装置，进一步包括：

第四电路，被配置为控制所述权重、与所述神经元电路相关联的突触的数量、所述突触的时间常数、所述神经元电路的发放阈值、所述神经元电路的抑制程度、或者与所述神经元电路相关联的噪声中的至少一个，以导致所述神经元电路的初始发放速率。

9.根据权利要求7所述的装置，进一步包括：

第四电路，被配置为由所述无监督学习规则应用模拟退火来进行权重的所述调整。

10.根据权利要求7所述的装置，进一步包括：

第四电路，被配置为选择与所述神经元电路相关联的可重用突触；及

第五电路，被配置为修改所述可重用突触的权重、延迟或传入中的至少一个。

11.根据权利要求10所述的装置，其中，选择所述可重用突触是基于：所述无监督学习规则将所述可重用突触的权重减小到低于阈值的值。

12.根据权利要求10所述的装置，其中，选择所述可重用突触是以所述突触被重用后所经过的时间为条件的。

13.一种用于神经时间编码的装置，包括：

用于使用相对延迟线提取的模块，所述相对延迟线提取以时间延迟来对到神经元电路中的一个或多个突触输入进行延迟；

用于基于所述神经元电路的经加权和延迟的突触输入，应用动态锋电位形成模型来确定所述神经元电路的锋电位形成行为的模块；及

用于按照无监督学习规则，根据所述神经元电路的锋电位形成与经延迟的突触输入的时序关系，来调整与所述突触输入相关联的权重的模块。

14.根据权利要求13所述的装置，进一步包括：

用于控制所述权重、与所述神经元电路相关联的突触的数量、所述突触的时间常数、所述神经元电路的发放阈值、所述神经元电路的抑制程度、或者与所述神经元电路相关联的噪声中的至少一个，以导致所述神经元电路的初始发放速率的模块。

15.根据权利要求13所述的装置，进一步包括：

用于由所述无监督学习规则应用模拟退火来进行权重的所述调整的模块。